JPH0746901B2

JPH0746901B2 - 低電圧検出回路

Info

Publication number: JPH0746901B2
Application number: JP2102788A
Authority: JP
Inventors: 直樹荒井; 賢一小沢; 良忠畑
Original assignee: Stanley Electric Co Ltd
Current assignee: Stanley Electric Co Ltd
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1995-05-17
Anticipated expiration: 2010-05-17
Also published as: JPH01303053A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、スイッチングレギュレータ等からの出力電圧
が低下又はゼロになったとき、これを検出して、該スイ
ッチングレギュレータ等の出力を遮断するようにした低
電圧検出回路に関するものである。

〔従来の技術及び問題点〕

従来、例えばスイッチングレギュレータ等においては、
入力される直流電圧をパルス制御することにより所望の
出力電圧を得るようにしているが、この出力電圧が例え
ば短絡，破損等の理由により低下したりゼロになった場
合、これを低電圧検出回路により検出して、上記パルス
制御を行なう制御回路への出力を遮断して、該制御回路
の発振を停止させることによってスイッチングレギュレ
ータ等の出力を遮断するようにして、該スイッチングレ
ギュレータ等を保護している。

このような低電圧検出回路としては、例えば第３図に示
す構成のものが知られている。即ち、第３図において、
低電圧検出回路１は、図示しないスイッチングレギュレ
ータ等からの出力電圧が入力端子２を介してそのベース
に入力されるトランジスタ３と、＋側が該トランジスタ
３のコレクタに，−側が該トランジスタ３のエミッタに
接続され且つ定電圧Vcが抵抗４を介して＋側に印加され
る電解コンデンサ５と、この電解コンデンサ５の＋側が
所定のツェナー電圧のツェナーダイオード６及び抵抗を
介してゲートに接続されていて且つ上記定電圧V_Cが抵抗
を介してアノードに入力されるSCR7と、このSCR7のアノ
ード側に接続された出力端子８とから構成されている。

このように構成された低電圧検出回路１によれば、入力
端子２に入力されるスイッチングレギュレータ等の出力
電圧が基準電圧以上である場合には、トランジスタ３の
ベースにはＨレベルの信号が入力されることになり、従
ってこのトランジスタ３のエミッタ，コレクタ間はオン
になっているので、電解コンデンサ５の＋側に入力され
る定電圧V_Cは該トランジスタ３を介してアースに流れる
ことから、SCR7のゲートには信号が入力されず、従って
このSCR7は非導通状態であるので、該SCR7のアノード側
に入力される定電圧V_Cは出力端子８から図示しないスイ
ッチングレギュレータ等のパルス制御を行なう制御回路
に入力され、この入力によって該制御回路が作動を続け
ることにより、スイッチングレギュレータ等が連続的に
出力する。

ここで、上記スイッチングレギュレータ等の出力電圧が
負荷の短絡，破損等によって低下したり又はゼロになっ
たときには、入力端子２に印加される上記出力電圧が低
下するので、該出力電圧が所定電圧以下になると、トラ
ンジスタ３のベースにはＬレベルの信号が入力されるこ
ととなり、従ってトランジスタ３のエミッタ，コレクタ
間がオフとなり、これによって電解コンデンサ５は定電
圧V_Cからの電流により充電されることとなり、この電解
コンデンサ５の充電電圧がツェナーダイオード６の所定
のツェナー電圧以上になったときに、電解コンデンサ５
から該ツェナーダイオード６及び抵抗を介してSCR7のゲ
ートに電流が流れ、これにより該SCR7のアノード，カソ
ード間が導通状態となるので、このSCR7のアノード側に
入力される定電圧V_Cは該SCR7を介してアースに接続され
ることになり、かくして図示しない前記制御回路へは信
号が出力されなくなるので、この制御回路の作動が停止
され、スイッチングレギュレータ等の出力が遮断される
ことになる。

しかしながら、このように構成された低電圧検出回路１
においては、電源投入時に、スイッチングレギュレータ
等の出力電圧が立ち上がる前に低電圧検出回路１が作動
することによってこのスイッチングレギュレータ等の出
力を遮断しないように、抵抗４及び電解コンデンサ５に
よる時定数で決まる遅延時間を持たせている。

このため、出力電圧が異常時に低下したりゼロになった
場合にも、上述の遅延時間の経過後にSCR7が導通するこ
とにより制御回路への信号入力を中止し、この制御回路
を停止させてスイッチングレギュレータ等の出力を遮断
することから、例えば負荷の短絡のような急激な事故が
発生した場合にも所定の遅延時間の経過後にしかスイッ
チングレギュレータ等の出力が遮断されないことにな
る。

さらに、一般に短絡事故の場合には、一時に短絡状態に
なるのではなく、短絡と開放を何回か繰り返した後に短
絡状態に落ち着くのが通例であるため、このような急激
な出力電圧の変動に対して、上述のように構成された低
電圧検出回路１では遅延時間の存在によってスイッチン
グレギュレータ等の装置が破壊してしまうこともあり得
る。

また、パルス制御を行う制御回路のオンオフ信号によっ
てスイッチングレギュレータ等の装置の出力電圧がオン
オフ制御されている場合、即ち、スイッチングレギュレ
ータ等の出力電圧である検出すべき信号がオンオフ制御
信号によりオンオフ制御されている場合には、該オンオ
フ制御によって検出すべき信号がオフにされたときに
も、本低電圧検出回路がこれを検出することによって、
その出力を遮断してしまうことになり、その後オン制御
によっても該信号がオンに立ち上がらなくなってしまう
という問題もあった。

〔発明の目的〕

本発明は、以上の点に鑑み、電源投入時には電圧低下を
検出すべき信号の出力電圧が立ち上がる前に動作するこ
となく、しかも該出力電圧の低下を検出した場合には直
ちに上記出力を遮断し得ると共に、上記検出すべき信号
がオンオフ制御される場合には、そのオフ状態で上記出
力を遮断しないようにした、低電圧検出回路を提供する
ことを目的としている。

〔問題点を解決するための手段〕

上記目的は本発明によれば、パルス制御を行う制御回路
のオンオフ信号によってオン状態或いはオンオフ状態の
電圧を出力するスイッチングレギュレータ等の装置の異
常時の電圧低下を検出する低電圧検出回路であって、ス
イッチングレギュレータ等の装置の出力電圧が入力端子
から抵抗器を介してベースに入力され、かつ、エミッタ
がツェナーダイオードを介してアースに接続されている
第１のトランジスタと、定電圧電源の定電圧がパルス制
御を行う制御回路のオンオフ信号に基づいてオンオフ動
作するスイッチング回路を介して印加される遅延回路
と、この遅延回路の出力がツェナーダイオードを介して
ベースに接続され、かつ、エミッタがアースに接続され
ている第２のトランジスタと、ベースに上記定電圧が抵
抗器を介して入力され、かつ、第２のトランジスタのコ
レクタが抵抗器を介して接続されると共にエミッタに上
記定電圧が入力される第３のトランジスタと、この第３
のトランジスタのコレクタがコンデンサ介してアースに
接続されていると共に抵抗器を介して第１のトランジス
タのコレクタに接続されていて、この第１のトランジス
タのコレクタがツェナーダイオード及び抵抗器を介して
ゲートに接続されるスイッチング素子と、このスイッチ
ング素子のアノード側に接続され、かつ、上記第３のト
ランジスタのコレクタが抵抗器を介して接続されている
出力端子とを備えており、パルス制御を行う制御回路の
オンオフ信号に基づいてオンオフ動作するスイッチング
回路と遅延回路を介して、オンオフ信号のオン信号に遅
延して第２のトランジスタがオンし、これによって第３
のトランジスタがオンして定電圧電源の所定電圧が第１
のトランジスタのコレクタに順次印加し、スイッチング
レギュレータ等の装置のオン状態或いはオンオフ状態の
出力電圧が異常時の電圧低下であって、この電圧低下に
基づき第１のトランジスタがオフである時、スイッング
素子が導通状態となって、出力端子の出力を遮断するよ
うにした低電圧検出回路によって達成される。

以下、パルス制御を行う制御回路のオンオフ信号によっ
て所望の電圧を発生させるスイッチングレギュレータ等
の装置のオンオフ状態の出力電圧を、検出すべき信号と
称する。

〔作用〕

この発明によれば、先ず電源投入時には定電圧電源から
遅延回路を介して所定の遅延時間の経過後にトランジス
タのエミッタ，コレクタ間に所定電圧が印加されるの
で、検出すべき信号が所定の電圧に立ち上がる前には本
低電圧検出回路はトランジスタのエミッタ，コレクタ間
に所定電圧が印加されていないため、このトランジスタ
がオフになってもスイッチング素子のゲートには信号が
入力されず、従って該スイッチング素子は非導通状態で
あり、出力端子からの定電圧の出力は遮断されないが、
その後トランジスタに所定電圧が印加されるようになる
と、検出すべき信号が基準電圧以上である場合には、ト
ランジスタはオンであるから、前記所定電圧はトランジ
スタを通ってアースに落ちるため、スイッチング素子の
ゲートには信号が入力されず、従ってスイッチング素子
は非導通状態であり、出力端子からは定電圧が出力され
たままである。

また、この状態から検出すべき信号が負荷の短絡，破壊
等により電圧降下して基準電圧以下になると、トランジ
スタのベースがＬレベルとなり、これによりトランジス
タがオフになるので、前記所定電圧はスイッチング素子
のゲートに入力されることとなり、従ってこのスイッチ
ング素子は導通状態となり、出力端子に印加されている
定電圧はスイッチング素子を通ってアースに落ちるた
め、この出力端子からの出力が遅延時間なしに直ちに遮
断されると共に、前記検出すべき信号がオンオフ制御信
号によってオフ状態にあるときには、スイッチング回路
が該オンオフ制御信号によってオフにされることから、
トランジスタには所定電圧が印加されないので、上述の
ような出力端子からの出力の遮断を行なわないことにな
る。

かくして、本発明による低電圧検出回路は、電源投入時
には電圧低下を検出すべき出力の出力電圧が立ち上がる
前に動作することなく、しかもこの出力電圧の低下を検
出した場合には直ちに上記出力を遮断し得ると共に、検
出すべき信号がオフ状態にあるときには、本低電圧検出
回路は作動せず、その出力端子からの出力が遮断される
ことはない。

〔実施例〕

以下、図面に示した実施例に基づいて本発明を説明す
る。

第１図は本発明による低電圧検出回路の一実施例を示し
ており、この低電圧検出回路10は、図示しないスイッチ
ングレギュレータ等からの出力電圧が入力端子11から抵
抗を介してそのベースに入力され且つそのエミッタがツ
ェナーダイオード12を介してアースに接続されている第
１のトランジスタ13と、定電圧V_Cが後述するスイッチン
グ回路Ａ及び抵抗14を介して＋側に印加される電解コン
デンサ15と、この電解コンデンサ15の＋側が所定のツェ
ナー電圧のツェナーダイオード16を介してベースに接続
され且つエミッタがアースに接続されている第二のトラ
ンジスタ17と、ベースに上記定電圧V_Cが抵抗18を介して
入力され且つ上記第二のトランジスタ17のコレクタが抵
抗19を介して接続されると共にエミッタに上記定電圧V_C
が入力される第三のトランジスタ20とを含んでおり、こ
の第三のトランジスタ20のコレクタがコンデンサ21を介
してアースに接続されていると共に抵抗22を介して前記
第一のトランジスタ13のコレクタに接続されていて、さ
らに該第一のトランジスタ13のコレクタがツェナーダイ
オード23及び抵抗を介してアノードに入力されるSCR24
と、このSCR24のアノード側に接続され且つ前記第三の
トランジスタ20のコレクタが抵抗を介して接続されてい
る出力端子25とから構成されている。

また、前記スイッチング回路Ａは、抵抗26,保護ダイオ
ード27を介してドレインに定電圧V_Cが入力され且つソー
スがアースに接続されると共にゲートに前記検出すべき
信号をオンオフ制御するためのオンオフ制御信号が入力
端子28から入力されるFET29と、抵抗30を介してこのFET
29のドレインに，抵抗31を介して定電圧V_Cにベースがそ
れぞれ接続されていて且つエミッタが定電圧V_Cに，コレ
クタが前記抵抗14にそれぞれ接続されているトランジス
タ32とから構成されている。

本発明による低電圧検出回路10は以上のように構成され
ており、電源が投入された場合及び入力端子28に入力さ
れるオンオフ制御信号がオンになった場合（第２図
（Ａ）参照）、FET29はオンとなり、定電圧V_Cは瞬時に
立ち上がることから、トランジスタ32のベースに入力さ
れる信号がＬレベルとなるので、該トランジスタ32がオ
ンとなり、従って定電圧V_Cからの電流により電解コンデ
ンサ15が充電され、該電解コンデンサ15の充電電圧がツ
ェナーダイオード16のツェナー電圧以上になると、電解
コンデンサ15から該ツェナーダイオード16を介してトラ
ンジスタ17のベースに電流が流れ、これによって該トラ
ンジスタ17のベースがＨレベルになってこのトランジス
タ17がオンとなり、これと共にトランジスタ20もオンと
なり、またツェナーダイオード12があるためトランジス
タ13がオンになっていても該トランジスタ13を通ってア
ースに電流が流れないため、コンデンサ21が瞬時に充電
されることになる。

このようにして、所定の遅延時間t_Dの後に、抵抗22を介
してトランジスタ13のコレクタには所定電圧が印加さ
れ、かくして本低電圧検出回路10が動作状態となる。

尚、上記所定の遅延時間t_Dは、例えば電圧降下を検出す
べき信号を発生させるスイッチングイギュレータ等の信
号の出力電圧の立上り時間（第２図（Ｂ）参照）を考慮
して、該出力電圧が立ち上がった後に、トランジスタ13
のコレクタに所定電圧が印加されるようになっている。
従って、検出すべき信号が所定の電圧に立ち上がる前に
は本低電圧検出回路10は、トランジスタ13のエミッタ，
コレクタ間に所定電圧が印加されていないため非動作状
態にあり（第２図（Ｃ）参照）、該トランジスタ13のベ
ースがＬレベルになることにより該トランジスタ13がオ
フになってもSCR24のゲートには信号が入力されないの
で、このSCR24は非導通状態であり、出力端子25からの
所定電圧の出力は遮断されない（第２図（Ｄ）参照）。

トランジスタ13のコレクタに所定電圧が印加されている
状態においては、検出すべき信号が基準電圧以上である
場合には、入力端子11から抵抗を介してトランジスタ13
のベースに入力される信号はＨレベルであるから、トラ
ンジスタ13はオンであり、前記所定電圧はトランジスタ
13を通ってアースに落ちるため、このトランジスタ13の
コレクタにおける電圧が低いので、ツェナーダイオード
23の作用によりSCR24のゲートには信号が入力されず、
従ってSCR24は非導通状態であり、出力端子25からは所
定電圧が出力されたままである（第２図（Ｄ）参照）。

入力端子28に入力されるオンオフ制御信号がオフになる
と、FET29がオフになり、従ってトランジスタ32もオフ
になるので、トランジスタ13のコレクタには所定電圧が
印加されなくなり、これにより本低電圧検出回路10は非
動作状態となる（第２図（Ｃ）参照）。この場合、SCR2
4のゲートには信号が入力されないので、該SCR24は非導
通状態であるが、出力端子25には所定電圧が印加されて
いないので、該出力端子25からの出力はなくなる。再び
入力端子28に入力されるオンオフ制御信号がオンになる
と、以上の動作が繰り返され、本低電圧検出回路10は再
び動作状態になる（第２図（Ｃ）参照）。

ここで、検出すべき信号が負荷の短絡，破壊等により電
圧降下を生じて基準電圧以下になると、入力端子11から
抵抗を介してトランジスタ13のベースに入力される信号
がＬレベルとなり、これによりトランジスタ13がオフに
なるので、前記所定電圧はツェナーダイオード23を介し
てSCR24のゲートに入力されることとなり、従って該SCR
24は導通状態になり、出力端子25に印加されている低電
圧はSCR24を通ってアースに落ちるため、該出力端子25
からの出力が遅延時間なしに直ちに遮断されることにな
る（第２図（Ｄ）参照）。

従って、本低電圧検出回路10の出力端子25が、例えばス
イッチングレギュレータの入力電圧のパルス制御を行な
うための制御回路を動作させるための信号としてこの制
御回路に入力させるようにした場合には、該スイッチン
グレギュレータの出力電圧が負荷の短絡，破壊等の何等
かの理由によって電圧降下を生じたとき、本低電圧検出
回路10がこれを検出して直ちにその出力端子25からの出
力を遮断するので、これによって上記制御回路の発振が
停止せしめられ（第２図（Ｄ）参照）、そのパルス制御
が中断されるので、該スイッチングレギュレータは出力
電圧の降下が生ずると直ちにその出力が遮断されること
となり、該スイッチングレギュレータや負荷回路の破壊
等が防止され得ることとなる。

〔発明の効果〕

以上述べたように、本発明によれば、先ず、電源投入時
には定電圧電源から遅延回路を介して所定の遅延時間の
経過後にトランジスタのエミッタ，コレクタ間に所定電
圧が印加されるので、検出すべき信号が所定の電圧に立
ち上がる前には本低電圧検出回路はトランジスタのエミ
ッタ，コレクタ間に所定電圧が印加されていないため、
このトランジスタがオフになってもスイッチング素子の
ゲートには信号が入力されず、従って該スイッチング素
子は非導通状態であり、出力端子からの定電圧の出力は
遮断されない。

しかし、その後トランジスタに所定電圧が印加されるよ
うになると、検出すべき信号が基準電圧以上である場合
には、トランジスタはオンであるから、前記所定電圧は
トランジスタを通ってアースに落ちるため、スイッチン
グ素子のゲートには信号が入力されず、従ってスイッチ
ング素子は非導通状態であり、出力端子からは定電圧が
出力されたままである。また、この状態から検出すべき
信号が負荷の短絡，破壊等により電圧降下して基準電圧
以下になると、トランジスタのベースがＬレベルとな
り、これによりトランジスタがオフになるので、前記所
定電圧はスイッチング素子のゲートに入力されることと
なり、従って上記スイッチング素子は導通状態になり、
出力端子に印加されている定電圧はスイッチング素子を
通ってアースに落ちるため、この出力端子からの出力が
遅延時間なしに直ちに遮断されると共に、前記検出すべ
き信号がオンオフ制御信号によってオフ状態にあるとき
には、スイッチング回路が該オンオフ制御信号によって
オフにされることから、トランジスタには所定電圧が印
加されないので、上述のような出力端子からの出力の遮
断を行なわないことになる。

かくして、本発明によれば、電源投入時には電圧低下を
検出すべき出力の出力電圧が立ち上がる前に動作するこ
となく、しかも該出力電圧の低下を検出した場合には直
ちに上記出力を遮断し得ることにより、検出すべき信号
を出力しているスイッチングレギュレータ等の破壊等が
防止され得ると共に、検出すべき信号がオフ状態にある
ときには、本低電圧検出回路は作動せず、その出力端子
からの出力が遮断されることがないので、検出すべき信
号のオンオフによって本低電圧検出回路が誤動作してそ
の出力を遮断することのない、極めて優れた低電圧検出
回路が提供され得ることになる。

【図面の簡単な説明】

第１図は本発明による低電圧検出回路の一実施例を示す
回路図、第２図は第１図の低電圧検出回路の動作タイミ
ングを示すタイムチャートである。第３図は従来の低電圧検出回路の一例を示す回路図であ
る。 10……低電圧検出回路;11,28……入力端子;12,16,23…
…ツェナーダイオード;13,17,20,32……トランジスタ;1
4,18,19,22,26,30,31……抵抗;15……電解コンデンサ;2
1……コンデンサ;24……SCR;25……出力端子;27……保
護ダイオード;29……FET。

Claims

【特許請求の範囲】

【請求項１】パルス制御を行う制御回路のオンオフ信号
によってオン状態或いはオンオフ状態の電圧を出力する
スイッチングレギュレータ等の装置の異常時の電圧低下
を検出する低電圧検出回路であって、上記スイッチングレギュレータ等の装置の出力電圧が入
力端子から抵抗器を介してベースに入力され、かつ、エ
ミッタがツェナーダイオードを介してアースに接続され
ている第１のトランジスタと、定電圧電源の定電圧が上記パルス制御を行う制御回路の
オンオフ信号に基づいてオンオフ動作するスイッチング
回路を介して印加される遅延回路と、この遅延回路の出力がツェナーダイオードを介してベー
スに接続され、かつ、エミッタがアースに接続されてい
る第２のトランジスタと、ベースに上記定電圧が抵抗器を介して入力され、かつ、
上記第２のトランジスタのコレクタが抵抗器を介して接
続されると共にエミッタに上記定電圧が入力される第３
のトランジスタと、この第３のトランジスタのコレクタがコンデンサを介し
てアースに接続されていると共に抵抗器を介して上記第
１のトランジスタのコレクタに接続されていて、この第
１のトランジスタのコレクタがツェナーダイオード及び
抵抗器を介してゲートに接続されるスイッチング素子
と、このスィッチング素子のアノード側に接続され、かつ、
上記第３のトランジスタのコレクタが抵抗器を介して接
続されている出力端子と、を備えており、上記パルス制御を行う制御回路のオンオフ信号に基づい
てオンオフ動作するスイッチング回路と遅延回路を介し
て、上記オンオフ信号のオン信号に遅延して第２のトラ
ンジスタがオンし、これによって上記第３のトランジス
タがオンして定電圧電源の所定電圧が第１のトランジス
タのコレクタに順次印加し、上記スイッチングレギュレータ等の装置のオン状態或い
はオンオフ状態の出力電圧が異常時の電圧低下であっ
て、この電圧低下に基づき第１のトランジスタがオフで
ある時、上記スイッング素子が導通状態となって、上記
出力端子の出力を遮断するようにした低電圧検出回路。