JPH02199594A - 画像回転回路 - Google Patents
画像回転回路Info
- Publication number
- JPH02199594A JPH02199594A JP1017440A JP1744089A JPH02199594A JP H02199594 A JPH02199594 A JP H02199594A JP 1017440 A JP1017440 A JP 1017440A JP 1744089 A JP1744089 A JP 1744089A JP H02199594 A JPH02199594 A JP H02199594A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- original
- multiplexer
- original image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Character Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ビットマツプ対応の画像データを９０°または２７０°
回転させる画像回転回路に関し、画像の回転処理を高速
に行なうことを目的とし、ビットマツプ対応の原画像デ
ータを保持する原データ保持部と、該原データ保持部（
１）に保持された原画像データの各行のヒツトのうち、
それぞれが１列づつ異なる列のヒツトのデータを選択し
て数行の順に出力する、数列の総数個のマルチプレクサ
を、出力するビットの列の順に配列してなる第１のマル
チプレクサ部と、該原データ保持部に保持された原画像
データの各行のビットのうち、それぞれが１列づつ異な
る列のビットのデータを選択して数行の順に出力する、
数列の総数個のマルチプレクサを、前記第１のマルチプ
レクサ部におけると逆の順に配列しでなる第２のマルチ
プレクサ部とを有してなるように構成する。
回転させる画像回転回路に関し、画像の回転処理を高速
に行なうことを目的とし、ビットマツプ対応の原画像デ
ータを保持する原データ保持部と、該原データ保持部（
１）に保持された原画像データの各行のヒツトのうち、
それぞれが１列づつ異なる列のヒツトのデータを選択し
て数行の順に出力する、数列の総数個のマルチプレクサ
を、出力するビットの列の順に配列してなる第１のマル
チプレクサ部と、該原データ保持部に保持された原画像
データの各行のビットのうち、それぞれが１列づつ異な
る列のビットのデータを選択して数行の順に出力する、
数列の総数個のマルチプレクサを、前記第１のマルチプ
レクサ部におけると逆の順に配列しでなる第２のマルチ
プレクサ部とを有してなるように構成する。
本発明は、ビットマツプ対応の画像データを９０°また
は２７０°回転させる画像回転回路に関する。
は２７０°回転させる画像回転回路に関する。
光学的文字読取装置等において読取対象となる文書上に
記された文字は、通常、所定の方向（例えば、紙の端の
線の方向）に対して、縦または横書きである場合が多い
が、該文字読取装置に対する文書の挿入方向が縦横まち
まちであったり、帳票等の文字記入欄に記入された文字
の方向が記入者によって縦横まちまちであったりすると
、スキャナ等によって入力したビットマツプ対応の画像
データを９０°または２７０°回転させる必要が生ずる
。
記された文字は、通常、所定の方向（例えば、紙の端の
線の方向）に対して、縦または横書きである場合が多い
が、該文字読取装置に対する文書の挿入方向が縦横まち
まちであったり、帳票等の文字記入欄に記入された文字
の方向が記入者によって縦横まちまちであったりすると
、スキャナ等によって入力したビットマツプ対応の画像
データを９０°または２７０°回転させる必要が生ずる
。
従来の光学的文字読取装置においては、ソフトウェアに
よって画像データの回転処理を行なっていた。
よって画像データの回転処理を行なっていた。
第１２図は、従来の画像回転のための制御手順（２稙画
像の場合）を示すものである。
像の場合）を示すものである。
第１２図において、ステップ１０１においてはメモリ上
で、例えば、３２ビツト×３２ビツトの回転対象の画像
データの格納領域Ｗと、回転後の画像データの格納領域
Ｘとを設けて、該領域Ｗに回転対象の画像データを書込
み、上記回転後の画像データの格納領域Ｘをクリアする
。
で、例えば、３２ビツト×３２ビツトの回転対象の画像
データの格納領域Ｗと、回転後の画像データの格納領域
Ｘとを設けて、該領域Ｗに回転対象の画像データを書込
み、上記回転後の画像データの格納領域Ｘをクリアする
。
次に、ステップ１０２において、上記回転対象の画像デ
ータの格納領域Ｗのデータの各ビットをビットテストの
ために１ビツトづつ順に読み出す。
ータの格納領域Ｗのデータの各ビットをビットテストの
ために１ビツトづつ順に読み出す。
そして、ステップ１０３にて、上記各ビットが“０（Ｏ
ＦＦ）”であるならば、下記のステップ１０５に進み、
”１（ＯＮ）”′であるならば、ステップ１０４に進む
。
ＦＦ）”であるならば、下記のステップ１０５に進み、
”１（ＯＮ）”′であるならば、ステップ１０４に進む
。
ステップｌＯ４では、上記“’１ （ＯＮ）“°である
ビットの回転後の上記領域Ｘにおけるアドレスを演算し
、該アドレスのビットを“１（ＯＮ）”とする。
ビットの回転後の上記領域Ｘにおけるアドレスを演算し
、該アドレスのビットを“１（ＯＮ）”とする。
ステップ１０５では、上記格納領域Ｗのデータの全ての
ビットについて上記ステップ１０２〜１０４の処理が終
わったかどうか確認し、終わるまで残りのビットについ
てステップ１０２〜１０４の処理を繰り返す。
ビットについて上記ステップ１０２〜１０４の処理が終
わったかどうか確認し、終わるまで残りのビットについ
てステップ１０２〜１０４の処理を繰り返す。
上記のように、従来のソフＩ・ウェアによる画像回転処
理によれば、９０°または２７０６回転させるための処
理の時間が長くなり、したがって、全体として文字認識
に時間が掛かるという問題があった。
理によれば、９０°または２７０６回転させるための処
理の時間が長くなり、したがって、全体として文字認識
に時間が掛かるという問題があった。
本発明は上記の問題点に鑑み、なされたもので第１に、
画像の回転処理を高速に行なう画像回転回路を提供する
ことを目的とし、さらに、第２に該高速な画像の回転処
理を最小のハードウェアで実現する画像回転回路を提供
することを目的とするもの、である。
画像の回転処理を高速に行なう画像回転回路を提供する
ことを目的とし、さらに、第２に該高速な画像の回転処
理を最小のハードウェアで実現する画像回転回路を提供
することを目的とするもの、である。
（課題を解決するための手段〕
第１図は本発明の第１の形態の基本構成図である。本図
において、１は原データ保持部、２は第１のマルチプレ
クサ部、そして、３は第２のマルチプレクサ部である。
において、１は原データ保持部、２は第１のマルチプレ
クサ部、そして、３は第２のマルチプレクサ部である。
原データ保持部１は、ビットマツプ対応の原画像データ
を保持する。
を保持する。
第１のマルチプレクサ部２は、該原データ保持部１に保
持された原画像データの各行のビットのうち、それぞれ
が１列づつ異なる列のビットのデータを選択して数行の
順に出力する、数列の総数個のマルチプレクサを、出力
するビットの列の順に配列してなるものである。
持された原画像データの各行のビットのうち、それぞれ
が１列づつ異なる列のビットのデータを選択して数行の
順に出力する、数列の総数個のマルチプレクサを、出力
するビットの列の順に配列してなるものである。
第２のマルチプレクサ部３は、前記原データ保持部１に
保持された原画像データの各行のビットのうち、それぞ
れが１列づつ異なる列のビットのデータを選択して数行
の順に出力する、数列の総数個のマルチプレクサを、前
記第１のマルチプレクサ部２におけると逆の順に配列し
てなるものである。
保持された原画像データの各行のビットのうち、それぞ
れが１列づつ異なる列のビットのデータを選択して数行
の順に出力する、数列の総数個のマルチプレクサを、前
記第１のマルチプレクサ部２におけると逆の順に配列し
てなるものである。
また、第２図は本発明の第２の形態の基本構成図である
。本図において、４は選択反転入力制御部、５は中間デ
ータ保持部、そして、６は９０゜回転マルチプレクサ部
である。
。本図において、４は選択反転入力制御部、５は中間デ
ータ保持部、そして、６は９０゜回転マルチプレクサ部
である。
選択反転入力′制御部４は、ヒツトマツプ対応の原画像
データを入力し、９０°回転させるか２７０°回転させ
るかの制御に応じて、それぞれ、原画像のままの配列で
、あるいは、原画像を１８０°反転した配列で、次の段
に出力する。
データを入力し、９０°回転させるか２７０°回転させ
るかの制御に応じて、それぞれ、原画像のままの配列で
、あるいは、原画像を１８０°反転した配列で、次の段
に出力する。
中間データ保持部５は、原画像のデータを前記選択反転
入力制御部４を介して入力し保持する。
入力制御部４を介して入力し保持する。
そして、９０°回転マルチプレクサ部６は、該中間デー
タ保持部５に保持された画像データの各行のビットのう
ち、それぞれが１列づつ異なる列のビットのデータを選
択して数行の順に出力する、数列の総数個のマルチプレ
クサを、出力するビットの列の順に配列してなるもので
ある。
タ保持部５に保持された画像データの各行のビットのう
ち、それぞれが１列づつ異なる列のビットのデータを選
択して数行の順に出力する、数列の総数個のマルチプレ
クサを、出力するビットの列の順に配列してなるもので
ある。
本発明の第１の形態によれば、第１のマルチプレクサ部
２の個々のマルチプレクサは、原データ保持部１に保持
される原画像データの、それぞれ対応する列のデータを
該原画像データの行の順に出力する。
２の個々のマルチプレクサは、原データ保持部１に保持
される原画像データの、それぞれ対応する列のデータを
該原画像データの行の順に出力する。
また、第２のマルチプレクサ部３の個々のマルチプレク
サもまた、原データ保持部１に保持される原画像データ
の、それぞれ対応する列のデータを該原画像データの行
の順に出力するが、第２のマルチプレクサ部３の個々の
マルチプレクサは、数列との対応が、第１のマルチプレ
クサ部２におりると逆順になっている。
サもまた、原データ保持部１に保持される原画像データ
の、それぞれ対応する列のデータを該原画像データの行
の順に出力するが、第２のマルチプレクサ部３の個々の
マルチプレクサは、数列との対応が、第１のマルチプレ
クサ部２におりると逆順になっている。
したがって、第１のマルチプレクサ部２の出力は、原画
像データを一方の方向に９０°回転したものとなり、ま
た、第２のマルチプレクサ部３の出力は、原画像データ
を他方の方向に９０°回転した、すなわち、上記一方の
方向に２７０°回転したものとなる。
像データを一方の方向に９０°回転したものとなり、ま
た、第２のマルチプレクサ部３の出力は、原画像データ
を他方の方向に９０°回転した、すなわち、上記一方の
方向に２７０°回転したものとなる。
上記の構成は、ハードウェアのみからなり、且つ、原画
像をメモリ上から１行ずつ順に読み出すものであるので
、画像回転処理が高速に行なわれ得る。
像をメモリ上から１行ずつ順に読み出すものであるので
、画像回転処理が高速に行なわれ得る。
本発明の第２の形態によれば、原データを中間データ保
持部５に保持させる際に、外部からの、９０°回転させ
るか、２７０°回転さセるかの制御に応じて、該原デー
タをそのままの配列で該中間データ保持部５上に入力す
るか、あるいは、該原データを反転した配列、すなわち
、１８０°回転した配列で該中間データ保持部５上に入
力する。
持部５に保持させる際に、外部からの、９０°回転させ
るか、２７０°回転さセるかの制御に応じて、該原デー
タをそのままの配列で該中間データ保持部５上に入力す
るか、あるいは、該原データを反転した配列、すなわち
、１８０°回転した配列で該中間データ保持部５上に入
力する。
９０°回転マルチプレクサ部６は、前記本発明の第１の
形態の第１のマルチプレクサ部２と同様の機能を有する
。すなわち、中間データ保持部５に保持された画像デー
タを一方の方向に９０°回転したもの出力する。
形態の第１のマルチプレクサ部２と同様の機能を有する
。すなわち、中間データ保持部５に保持された画像デー
タを一方の方向に９０°回転したもの出力する。
これにより、外部からの、９０’回転させる制御Ｇこ応
じて、中間データ保持部５に、原データがそのままの配
列で入力されているときは、９０゜回転マルチプレクサ
部６の出力は、該原データを９０°回転させたものとな
り、また、外部からの２７０°回転させる制御に応じて
、原データが反転した配列、すなわち、１８０°回転し
た配列で該中間データ保持部５上に入力されているとき
は、９０°回転マルチプレクサ部６の出力は、該原デー
タを２７０°回転させたものとなる。
じて、中間データ保持部５に、原データがそのままの配
列で入力されているときは、９０゜回転マルチプレクサ
部６の出力は、該原データを９０°回転させたものとな
り、また、外部からの２７０°回転させる制御に応じて
、原データが反転した配列、すなわち、１８０°回転し
た配列で該中間データ保持部５上に入力されているとき
は、９０°回転マルチプレクサ部６の出力は、該原デー
タを２７０°回転させたものとなる。
上記本発明の第２の形態の構成によれば、前記第１の形
態の構成において、原画像の列の総数個からなるマルチ
プレクサの配列を、第１のマルチプレクサ部２の分と第
２のマルチプレクサ部３の分とで合計原画像の列の総数
個の２倍の個数設ける必要があったのに比較して、原画
像の列の総数個からなるマルチプレクサの配列が、９０
°回転マルチプレクサ部６のための１配列分、すなわち
、原画像の列の総数価設けるのみでよい。
態の構成において、原画像の列の総数個からなるマルチ
プレクサの配列を、第１のマルチプレクサ部２の分と第
２のマルチプレクサ部３の分とで合計原画像の列の総数
個の２倍の個数設ける必要があったのに比較して、原画
像の列の総数個からなるマルチプレクサの配列が、９０
°回転マルチプレクサ部６のための１配列分、すなわち
、原画像の列の総数価設けるのみでよい。
一般に、マルチプレクサの個数の減少は、特に、ハード
ウェアの小型化に寄与するところ大であるので、本発明
の第２の形態の構成は、本発明の第１の形態の構成に比
較して、大いに小型化される。
ウェアの小型化に寄与するところ大であるので、本発明
の第２の形態の構成は、本発明の第１の形態の構成に比
較して、大いに小型化される。
本発明の画像回転回路の第１の形態は、後述するように
、本発明の画像回転回路の第２の形態の実施例の構成の
一部分を用いて容易に構成されるので、ここでは、まず
、本発明の画像回転回路の第２の形態の実施例について
説明する。
、本発明の画像回転回路の第２の形態の実施例の構成の
一部分を用いて容易に構成されるので、ここでは、まず
、本発明の画像回転回路の第２の形態の実施例について
説明する。
第４図は、本発明の画像回転回路の第２の形態の実施例
の全体構成を示すものである。
の全体構成を示すものである。
第４図において、１４はデータ入出力制御部、１５は３
２’Ｘ３２ビツトレジスク、そして、１６は出力データ
マルチプレクザ部である。
２’Ｘ３２ビツトレジスク、そして、１６は出力データ
マルチプレクザ部である。
データ人出力部１４には、読出し／書込みアドレス（Ｒ
／Ｗアドレス）ＡＯ２〜Ａ、０６、原画像データを９０
°回転させるか、２７０°回転させるかを制御する回転
方向選択信号ＲＴ９０およびＲＴ２７０、そして、３２
ビツトの入力データＤＯＯ〜Ｄ ３’ １が印加される
。
／Ｗアドレス）ＡＯ２〜Ａ、０６、原画像データを９０
°回転させるか、２７０°回転させるかを制御する回転
方向選択信号ＲＴ９０およびＲＴ２７０、そして、３２
ビツトの入力データＤＯＯ〜Ｄ ３’ １が印加される
。
第５図、第６図および第７図は、それぞれ、上記第４図
の構成のデータ入出力制御部１４を構成する各部分を示
すものである。
の構成のデータ入出力制御部１４を構成する各部分を示
すものである。
まず、第５図は、アドレスデコーダ２１と、その入出力
信号を示すものである。
信号を示すものである。
第５図において、前記読出し／書込みアドレス（Ｒ／Ｗ
アドレス）Ａ０２〜ＡＯ６は、アドレスデコーダ２１に
印加されて、デコードされ、アドレスデコード信号５Ｌ
−ＲＯＯ，５Ｌ−ＲＯＩＳＬ、−Ｒ３０，５Ｌ−Ｒ３１
として出力される。
アドレス）Ａ０２〜ＡＯ６は、アドレスデコーダ２１に
印加されて、デコードされ、アドレスデコード信号５Ｌ
−ＲＯＯ，５Ｌ−ＲＯＩＳＬ、−Ｒ３０，５Ｌ−Ｒ３１
として出力される。
第６図は、レジスタ選択信号発生回路の構成を示すもの
である。
である。
第６図のレジスタ選択信号発生回路は、ＡＮＤ回路２２
．、２２．、−・・２２３．、２３．、２３．、・・・
２３３．、そして、ＯＲ回路２４゜、２’４．、・・・
２４３．からなる。
．、２２．、−・・２２３．、２３．、２３．、・・・
２３３．、そして、ＯＲ回路２４゜、２’４．、・・・
２４３．からなる。
上記ＡＮＤ回路２２□ （ｉ−０〜３１）には、前記ア
ドレスデコード信号５Ｌ−Ｒｉおよび前記９０°回転方
向選択信号ＲＴ９０が、それぞれ印加され、また、Ａ、
ＮＤ回路２３＋（ｉ＝０〜３１）には、前記アドレスデ
コード信号５Ｌ−Ｒｊ （ｊ＝３１−ｉ）および前記
２７０°回転方向選択信号ＲＴ２７０が、それぞれ印
加される。
ドレスデコード信号５Ｌ−Ｒｉおよび前記９０°回転方
向選択信号ＲＴ９０が、それぞれ印加され、また、Ａ、
ＮＤ回路２３＋（ｉ＝０〜３１）には、前記アドレスデ
コード信号５Ｌ−Ｒｊ （ｊ＝３１−ｉ）および前記
２７０°回転方向選択信号ＲＴ２７０が、それぞれ印
加される。
また、上記ＡＮＤ回路２２＋（ｉ＝ｏ〜３１）の出力お
よび上記ＡＮＤ回路２３＋（ｉ＝ｏ〜３１）の出力は、
それぞれＯＲ回路２４＋（ｉ＝ｏ〜３１）に印加される
。
よび上記ＡＮＤ回路２３＋（ｉ＝ｏ〜３１）の出力は、
それぞれＯＲ回路２４＋（ｉ＝ｏ〜３１）に印加される
。
該ＯＲ回路２４、（ｉ−０〜３１）の出力が、それぞれ
、レジスタ選択信号ＲＥＧＯＯ〜 ＲＥＧ３１となる。
、レジスタ選択信号ＲＥＧＯＯ〜 ＲＥＧ３１となる。
また、第７図は、データ選択反転回路の構成を示すもの
である。
である。
第７図のデータ選択反転回路は、ＡＮＤ回路２５ｏ１２
５Ｉ＋・・・２５３Ｉ、２６ｏ、２６１．・・・２６＊
＋ 、そして、ＯＲ回路２７゜、２Ｌ、・・・２７３．
からなる。
５Ｉ＋・・・２５３Ｉ、２６ｏ、２６１．・・・２６＊
＋ 、そして、ＯＲ回路２７゜、２Ｌ、・・・２７３．
からなる。
上記ＡＮＤ回路２５□ （ｉ−０〜３１）には、前記ア
ドレスデコード信号Ｄ＋および前記 ９０゜回転方向選
択信号ＲＴ９０が、それぞれ印加され、また、ＡＮＤ回
路２６ｔ（ｉ＝ｏ〜３１）には、前記アドレスデコード
信号Ｄｊ （ｊ＝３１−ｉ）および前記２７０°回転方
向選択信号ＲＴ２７０が、それぞれ印加される。
ドレスデコード信号Ｄ＋および前記 ９０゜回転方向選
択信号ＲＴ９０が、それぞれ印加され、また、ＡＮＤ回
路２６ｔ（ｉ＝ｏ〜３１）には、前記アドレスデコード
信号Ｄｊ （ｊ＝３１−ｉ）および前記２７０°回転方
向選択信号ＲＴ２７０が、それぞれ印加される。
また、上記ＡＮＤ回路２５□ （ｉ−０〜３１）の出力
および上記ＡＮＤ回路２６＋（ｉ＝０〜３１）の出力は
、それぞれＯＲ回路２７＋ （ｉ ＝ ０〜３１）に
印加される。
および上記ＡＮＤ回路２６＋（ｉ＝０〜３１）の出力は
、それぞれＯＲ回路２７＋ （ｉ ＝ ０〜３１）に
印加される。
該ＯＲ回路２７； （ｉ ＝ ０〜３１）の出力が、
それぞれ、レジスタ入力データＷＤＯＯ〜ＷＤ３１とな
る。
それぞれ、レジスタ入力データＷＤＯＯ〜ＷＤ３１とな
る。
第８図は、第４図の３２Ｘ３２ビツトレジスタ１５の構
成を示すものである。
成を示すものである。
第８図の３２Ｘ３’２ビツトレジスタは、ＡＮＤ回路２
８゜、２８．、 ・・・２Ｌ、、 および、３２ビッ
トレジスタ２９ｏ、 ２９．、 ・・・２９３１ か
らなる。
８゜、２８．、 ・・・２Ｌ、、 および、３２ビッ
トレジスタ２９ｏ、 ２９．、 ・・・２９３１ か
らなる。
上記ＡＮＤ回路２８；（ｉ＝０〜３１）には、該３２、
Ｘ ３２ビツトレジスタに対する書込みクロック信号Ｗ
Ｔおよびレジスタ選択信号ＲＥＧｉ （ｉ−〇〜３１）
が、それぞれ印加される。
Ｘ ３２ビツトレジスタに対する書込みクロック信号Ｗ
Ｔおよびレジスタ選択信号ＲＥＧｉ （ｉ−〇〜３１）
が、それぞれ印加される。
そして、該ＡＮＤ回路２８＋（ｉ＝０〜３１）の出力は
、それぞれ対応する３２ピツＩ・レジスタ２９゜（ｉ−
０〜３１）を書込み可能とするように印加される。
、それぞれ対応する３２ピツＩ・レジスタ２９゜（ｉ−
０〜３１）を書込み可能とするように印加される。
上記３２ビツトレジスタ２９＝（ｉ＝０〜３１）は、各
々が、入力側に前記レジスタ入力データＷＤ００〜ＷＤ
３１を印加され、上記のＡＮＤ回路２８エ （ｉ−０〜
３１）の出力による制御卸のもとに、これら３２ビツト
のデータＷＤＯＯ−ＷＤ３１を同時に入力する。すなわ
ち、前記レジスタ選択信号ＲＥＧ ｉ （ｉ ＝０〜
３１）の対応するものが有効（“ｌ”）になるタイミン
グで、そのとき、３２ピツ（・レジスタ２９□ （ｉ−
０〜３１）に印加されている３２ビツトのデータＷＤ０
０〜ＷＤ３１が該３２ビットレジスタ２！１ｂ（ｉ＝ｏ
〜３１）に書き込まれる。そして、これらの入力された
データは各３２ビツトレジスタ２９＋（ｉ＝ｏ〜３１）
の出力側に、それぞれ、ＲＧＤ ｉ ＯＯ〜ＲＧＤ ｉ
３１（ｉ−０〜３１）として現れる。
々が、入力側に前記レジスタ入力データＷＤ００〜ＷＤ
３１を印加され、上記のＡＮＤ回路２８エ （ｉ−０〜
３１）の出力による制御卸のもとに、これら３２ビツト
のデータＷＤＯＯ−ＷＤ３１を同時に入力する。すなわ
ち、前記レジスタ選択信号ＲＥＧ ｉ （ｉ ＝０〜
３１）の対応するものが有効（“ｌ”）になるタイミン
グで、そのとき、３２ピツ（・レジスタ２９□ （ｉ−
０〜３１）に印加されている３２ビツトのデータＷＤ０
０〜ＷＤ３１が該３２ビットレジスタ２！１ｂ（ｉ＝ｏ
〜３１）に書き込まれる。そして、これらの入力された
データは各３２ビツトレジスタ２９＋（ｉ＝ｏ〜３１）
の出力側に、それぞれ、ＲＧＤ ｉ ＯＯ〜ＲＧＤ ｉ
３１（ｉ−０〜３１）として現れる。
第９図は、第４図の出力データマルチプレクサ部１６の
構成を示すものである。
構成を示すものである。
第９図の構成は、３２個のマルチプレクサ３０゜。
３００．・・・３０３１ からなる。
各マルチプレクサ３０、 （ｉ−０〜３１）には、それ
ぞれ、前記３２ビツトレジスタ２９□ （ｉ−０〜３１
）の３２ビツトの出力ＲＧＤ ｉ ＯＯ〜ＲＧＤｉ３１
（ｉ＝０〜３１）が印加される。
ぞれ、前記３２ビツトレジスタ２９□ （ｉ−０〜３１
）の３２ビツトの出力ＲＧＤ ｉ ＯＯ〜ＲＧＤｉ３１
（ｉ＝０〜３１）が印加される。
そして、上記各マルチプレクサ３０＝（ｉ＝ｏ〜３１）
は、アドレス信号ＡＯ２〜ＡＯ６の制御のもとに、回転
画像データ出力ＲＤｉ （ｉ＝ｏ〜３１）として、対
応するレジスタの３２ビツトの出力ＲＧＤｉｊ （ｉ、
ｊ＝０〜３１）のうち１ビツトづつを出力する。
は、アドレス信号ＡＯ２〜ＡＯ６の制御のもとに、回転
画像データ出力ＲＤｉ （ｉ＝ｏ〜３１）として、対
応するレジスタの３２ビツトの出力ＲＧＤｉｊ （ｉ、
ｊ＝０〜３１）のうち１ビツトづつを出力する。
第１０図は、上記第４〜９図の構成からなる本発明の第
２の形態による画像データ回転の具体例として、文字“
′Ｆ“の画像を９０°および２７０゜回転したものを示
す。
２の形態による画像データ回転の具体例として、文字“
′Ｆ“の画像を９０°および２７０゜回転したものを示
す。
第１０図の左欄には、原画像データを、中央欄には、上
側に前記９０°回転選択信号の制御によす３２Ｘ３２ビ
ツトレジスタに入力されたデータを、下側に前記２７０
°回転選択信号の制御により３２Ｘ３２ビツトレジスタ
に入力されたデータを、それぞれ示す。そして、右欄の
上側および下側には、それぞれ、該中央欄の上側および
下側のデータを第９図の構成の出力データマルチプレク
サ部１６を介して読み出したデータを示す。
側に前記９０°回転選択信号の制御によす３２Ｘ３２ビ
ツトレジスタに入力されたデータを、下側に前記２７０
°回転選択信号の制御により３２Ｘ３２ビツトレジスタ
に入力されたデータを、それぞれ示す。そして、右欄の
上側および下側には、それぞれ、該中央欄の上側および
下側のデータを第９図の構成の出力データマルチプレク
サ部１６を介して読み出したデータを示す。
次に、本発明の第１の形態は、全体として、第３図に示
されるような構成により実現される。
されるような構成により実現される。
第３図において、１１は３２Ｘ３２ビツトレジスタ、１
２は９０°回転マルチプレクサ部、そして、１３は２７
０°回転マルチプレクサ部である。
２は９０°回転マルチプレクサ部、そして、１３は２７
０°回転マルチプレクサ部である。
３２Ｘ３２ビツトレジスタ１１は、前述の第８図の構成
とほぼ同様であり、また、９０°回転マルチプレクサ部
１２および２７０°回転マルチプレクサ部１３は、それ
ぞれ、第９図の構成とほぼ同様の構成である。
とほぼ同様であり、また、９０°回転マルチプレクサ部
１２および２７０°回転マルチプレクサ部１３は、それ
ぞれ、第９図の構成とほぼ同様の構成である。
ただし、第３図の３２Ｘ３２ビツトレジスタ１１を実現
するためには、第８図の構成においてレジスタ選択信号
ＲＥＧｉ （ｉ＝Ｑ〜３１）は、前記アドレスデコー
ド信号５Ｌ−Ｒｉ（ｉ＝ｏ〜３１）そのものであり、ま
た、第３図の９０°回転マルチプレクサ部１２を実現す
るためには、第９図の構成において各マルチプレクサ３
０ｉ（ｉ−〇〜３１）に印加されるデータ信号は、それ
ぞれ第９図の３２ビツトＲＧＤ ｉ ＯＯ”ＲＧＤ ｉ
３１（ｉ−０〜３１）ではなく、ＲＧＤＯＯｊ−ＲＧ
Ｄ３１ｊ（ｊ＝ｏ〜３１）であり、さらに、第、３図の
２７０°回転マルチプレクサ部１３を実現するためには
、第９図の構成において各マルチプレクサ３０．（ｉ＝
０〜３１）に印加されるデータ信号は、それぞれ第９図
の３２ビツトＲＧＤ ｉ ＯＯ〜ＲＧＤｉ３１ （ｉ＝
ｏ〜３１）の代わりにＲＧＤ３１ ｊ−ＲＧＤＯＯｊ
（ｊ＝０〜３１）である。
するためには、第８図の構成においてレジスタ選択信号
ＲＥＧｉ （ｉ＝Ｑ〜３１）は、前記アドレスデコー
ド信号５Ｌ−Ｒｉ（ｉ＝ｏ〜３１）そのものであり、ま
た、第３図の９０°回転マルチプレクサ部１２を実現す
るためには、第９図の構成において各マルチプレクサ３
０ｉ（ｉ−〇〜３１）に印加されるデータ信号は、それ
ぞれ第９図の３２ビツトＲＧＤ ｉ ＯＯ”ＲＧＤ ｉ
３１（ｉ−０〜３１）ではなく、ＲＧＤＯＯｊ−ＲＧ
Ｄ３１ｊ（ｊ＝ｏ〜３１）であり、さらに、第、３図の
２７０°回転マルチプレクサ部１３を実現するためには
、第９図の構成において各マルチプレクサ３０．（ｉ＝
０〜３１）に印加されるデータ信号は、それぞれ第９図
の３２ビツトＲＧＤ ｉ ＯＯ〜ＲＧＤｉ３１ （ｉ＝
ｏ〜３１）の代わりにＲＧＤ３１ ｊ−ＲＧＤＯＯｊ
（ｊ＝０〜３１）である。
第１１図は、本発明の画像回転回路を用いる文字読取装
置の概略構成を示すものである。
置の概略構成を示すものである。
第１１図において、４１は主制御部、４２は画像回転回
路、４３は画像メモリ部、４４はスキャナ部、そして、
４５ば認識部である。
路、４３は画像メモリ部、４４はスキャナ部、そして、
４５ば認識部である。
スキャナ部４５において画像信号として入力された画像
データは、そのままビットマツプ対応の画像データとし
て画像メモリ４３に格納された後、もし、９０″あるい
は２７０°の回転が必要であると判断されると、主制御
部４１の制御の下に、本発明の画像回転回路４２に印加
されて、前述のような回転処理を受け、その出力は再び
主制御部４１の制御の下に画像メモリ４３に格納される
。
データは、そのままビットマツプ対応の画像データとし
て画像メモリ４３に格納された後、もし、９０″あるい
は２７０°の回転が必要であると判断されると、主制御
部４１の制御の下に、本発明の画像回転回路４２に印加
されて、前述のような回転処理を受け、その出力は再び
主制御部４１の制御の下に画像メモリ４３に格納される
。
そして、該画像メモリ４３内の回転済のデータに対して
、認識部４５による文字認識処理が行なわれる。
、認識部４５による文字認識処理が行なわれる。
本発明の第・１．の形態の画像回転回路によれば、画像
の回転処理を高速に行なうことができ、さらに、本発明
の第２の形態の画像回転回路によれば、ハードウェアを
小型化できる。
の回転処理を高速に行なうことができ、さらに、本発明
の第２の形態の画像回転回路によれば、ハードウェアを
小型化できる。
第１図は本発明の第１の形態の基本構成図、第２図は本
発明の第２の形態の基本構成図、第３歯は本発明の第１
の形態の実施例の概略構成図、 第４図はは本発明の第２の形態の実施例の概略構成図、 第５図は、アドレスデコーダの入出力信号を示す図、 第６図は、レジスタ選択信号発生回路の構成図、第７図
は、データ選択反転回路の構成図、第８図は、第４図の
３２Ｘ３２ビツトレジスタの構成図、 第９図は、第４図の出力データマルチプレクサ部１６の
構成図、 第１０図は、第４図の構成による画像データ回転の様子
を示す図、そして 第１１図は、本発明の画像回転回路を用いる文字読取装
置の概略構成を示す図、そして第１２図は、従来の画像
回転のための制御手順を示す図である。 〔符号の説明〕 １・・・原データ保持部、２・・・第１のマルチプレク
サ部、３・・・第２のマルチプレクサ部で４・・・選択
反転入力制御部、５・・・中間データ保持部、６・・・
９０゜回転マルチプレクサ部、１１・・・３２Ｘ３２ビ
ツトレジスタ、１２・・・９０″回転マルチプレクサ部
、１３・・・２７０°回転マルチブレクザ部、１４・・
・データ入出力制御部、１５・・・３２Ｘ３２ビツトレ
ジスタ、１６・・・出力データマルチプレクサ部、２１
・・・アドレスデコーダ、２２゜、２２．、〜２２３．
．２３０２３１、〜２３３１．２５．、２５．、〜２５
３＋、 ２６．、２６．、〜２６３＋、２８０，２８１
．〜２Ｂ３１− Ａ Ｎ Ｄ回路、 ２４ｏ。 ２４Ｉ、〜２４３．２７゜、２７、〜２７３．・・・Ｏ
Ｒ回路、２９ｏ、２９＋、〜２９ｉ＋−３２ビットレジ
スタ、３０．。 ３０□〜３０３．・・・マルチプレクサ。 発生回路の構成を示す図 第 回 ［１ （Ｉ Ｃ〔 工 工
発明の第２の形態の基本構成図、第３歯は本発明の第１
の形態の実施例の概略構成図、 第４図はは本発明の第２の形態の実施例の概略構成図、 第５図は、アドレスデコーダの入出力信号を示す図、 第６図は、レジスタ選択信号発生回路の構成図、第７図
は、データ選択反転回路の構成図、第８図は、第４図の
３２Ｘ３２ビツトレジスタの構成図、 第９図は、第４図の出力データマルチプレクサ部１６の
構成図、 第１０図は、第４図の構成による画像データ回転の様子
を示す図、そして 第１１図は、本発明の画像回転回路を用いる文字読取装
置の概略構成を示す図、そして第１２図は、従来の画像
回転のための制御手順を示す図である。 〔符号の説明〕 １・・・原データ保持部、２・・・第１のマルチプレク
サ部、３・・・第２のマルチプレクサ部で４・・・選択
反転入力制御部、５・・・中間データ保持部、６・・・
９０゜回転マルチプレクサ部、１１・・・３２Ｘ３２ビ
ツトレジスタ、１２・・・９０″回転マルチプレクサ部
、１３・・・２７０°回転マルチブレクザ部、１４・・
・データ入出力制御部、１５・・・３２Ｘ３２ビツトレ
ジスタ、１６・・・出力データマルチプレクサ部、２１
・・・アドレスデコーダ、２２゜、２２．、〜２２３．
．２３０２３１、〜２３３１．２５．、２５．、〜２５
３＋、 ２６．、２６．、〜２６３＋、２８０，２８１
．〜２Ｂ３１− Ａ Ｎ Ｄ回路、 ２４ｏ。 ２４Ｉ、〜２４３．２７゜、２７、〜２７３．・・・Ｏ
Ｒ回路、２９ｏ、２９＋、〜２９ｉ＋−３２ビットレジ
スタ、３０．。 ３０□〜３０３．・・・マルチプレクサ。 発生回路の構成を示す図 第 回 ［１ （Ｉ Ｃ〔 工 工
Claims (1)
- 【特許請求の範囲】 １、ビットマップ対応の原画像データを保持する原デー
タ保持部（１）と、 該原データ保持部（１）に保持された原画像データの各
行のビットのうち、それぞれが１列づつ異なる列のビッ
トのデータを選択して該行の順に出力する、該列の総数
個のマルチプレクサを、出力するビットの列の順に配列
してなる第１のマルチプレクサ部（２）と、 該原データ保持部（１）に保持された原画像データの各
行のビットのうち、それぞれが１列づつ異なる列のビッ
トのデータを選択して該行の順に出力する、該列の総数
個のマルチプレクサを、前記第１のマルチプレクサ部（
２）におけると逆の順に配列してなる第２のマルチプレ
クサ部（３）とを有してなることを特徴とする画像回転
回路。 ２、ビットマップ対応の原画像データを入力し、９０°
回転させるか２７０°回転させるかの制御に応じて、そ
れぞれ、原画像のままの配列で、あるいは、原画像を１
８０°反転した配列で、次の段に出力する選択反転入力
制御部（４）と、原画像のデータを前記選択反転入力制
御部（４）を介して入力し保持する中間データ保持部（
５）と、 該中間データ保持部（５）に保持された画像データの各
行のビットのうち、それぞれが１列づつ異なる列のビッ
トのデータを選択して該行の順に出力する、該列の総数
個のマルチプレクサを、出力するビットの列の順に配列
してなる９０°回転マルチプレクサ部（６）とを有して
なることを特徴とする画像回転回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017440A JPH02199594A (ja) | 1989-01-30 | 1989-01-30 | 画像回転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017440A JPH02199594A (ja) | 1989-01-30 | 1989-01-30 | 画像回転回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02199594A true JPH02199594A (ja) | 1990-08-07 |
Family
ID=11944085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1017440A Pending JPH02199594A (ja) | 1989-01-30 | 1989-01-30 | 画像回転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02199594A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019022071A (ja) * | 2017-07-14 | 2019-02-07 | 株式会社リコー | 画像処理システム、画像処理方法および画像処理装置、ならびに、画像形成システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137376A (ja) * | 1986-11-29 | 1988-06-09 | Toshiba Corp | 高速回転回路 |
-
1989
- 1989-01-30 JP JP1017440A patent/JPH02199594A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137376A (ja) * | 1986-11-29 | 1988-06-09 | Toshiba Corp | 高速回転回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019022071A (ja) * | 2017-07-14 | 2019-02-07 | 株式会社リコー | 画像処理システム、画像処理方法および画像処理装置、ならびに、画像形成システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5971093A (ja) | 塗潰し図形発生装置 | |
| JPH01134495A (ja) | 画像データ回転処理装置及びその方法 | |
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPH02199594A (ja) | 画像回転回路 | |
| JPH01283676A (ja) | ウインドウ画像データの読出処理方式 | |
| US4809343A (en) | Maximum/minimum value conversion circuit for image processing | |
| JP2610887B2 (ja) | イメージデータ回転処理装置 | |
| JP3284813B2 (ja) | 表示・キー入出力回路 | |
| JP2837461B2 (ja) | 外字メモリのアクセス方法 | |
| JPS62239193A (ja) | 文字パタ−ン発生器 | |
| JP3917489B2 (ja) | 画像回転装置及び画像回転方法 | |
| JPS5867457A (ja) | 出力装置 | |
| JPS58176686A (ja) | 表示装置 | |
| JPH04296983A (ja) | 画像処理装置 | |
| JPH05258052A (ja) | ２次元データ回転レジスタ回路 | |
| JPH06324935A (ja) | アドレス発生器およびアドレス発生システム | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JPH0346833B2 (ja) | ||
| JP2586658B2 (ja) | ボカシ処理回路 | |
| JPS6190241A (ja) | 読出し制御回路 | |
| JPH0473687A (ja) | 図形パターン処理装置 | |
| JPH0697392B2 (ja) | 画像表示装置 | |
| JPH0426991A (ja) | Ｉｃメモリ | |
| JPH0844613A (ja) | Ｌｓｉ内蔵ｒａｍの疑似初期化方式 | |
| JPH0619737B2 (ja) | メモリアクセス装置 |