JPH0426991A - Ｉｃメモリ - Google Patents
ＩｃメモリInfo
- Publication number
- JPH0426991A JPH0426991A JP2129822A JP12982290A JPH0426991A JP H0426991 A JPH0426991 A JP H0426991A JP 2129822 A JP2129822 A JP 2129822A JP 12982290 A JP12982290 A JP 12982290A JP H0426991 A JPH0426991 A JP H0426991A
- Authority
- JP
- Japan
- Prior art keywords
- decoder
- selector
- data
- memory cell
- cell matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣメモリに関し、特にメモリセル上のデータ
を読み出すときに、正規の向きから９０度回転した状態
でデータを読み出すことができ、またメモリセル上にデ
ータを格納する゛ときも、正規の向きから９０度回転し
た状態でデータを書き込むことができるＩＣメモリに関
する。
を読み出すときに、正規の向きから９０度回転した状態
でデータを読み出すことができ、またメモリセル上にデ
ータを格納する゛ときも、正規の向きから９０度回転し
た状態でデータを書き込むことができるＩＣメモリに関
する。
従来、ＩＣメモリに対して行われる、第３図に示すよう
なデータの読み書きは、通常下記のように行われる。
なデータの読み書きは、通常下記のように行われる。
第３図において、入出力制御部１５に出力モードの入出
力制御信号１７が入力されると、入出力制御部１５は、
入出力バッファ１４を出力モードに切換える。そして、
この状態で外部からアドレス信号１０がＸデコーダ１に
入力されると、Ｘデコーダ１により、メモリセルマトリ
クス５の上でデータをマトリクス状に構成するドツト群
の中の、マトリクスのＹ軸に並行なドツトの列が一列選
択され、そして選択されたドツトの一列についてＸデコ
ーダ２により駆動されたＹセレクタ１６によって、順次
Ｙ軸方向に沿ったドツトデータが人出力バッファ１４に
読み出される。次に、再度Ｘデコーダ１により、データ
をマトリクス状に構成するドツト群の中の、Ｙ軸に並行
な次のドツトの列が一列選択され、先の一列の場合と同
様にＸデコーダ２により、順次Ｙ軸方向に沿ってドツト
データが読み出される。このようにして、メモリセルマ
トリクス５に格納されているデータは、Ｙ軸に並行なド
ツト−列ごとに順次読み出されていく。そして、出力モ
ードに切換えられた入出力バッファ１４に、アドレス信
号１０により指定されたメモリセルマトリクス５のアド
レス上のデータがすべて読み出されると、人出力バッフ
ァ１４上に第４図に示すようなデータが格納され、この
データを必要とする外部機構により人出カバッファ１４
の読み出しが行われる。
力制御信号１７が入力されると、入出力制御部１５は、
入出力バッファ１４を出力モードに切換える。そして、
この状態で外部からアドレス信号１０がＸデコーダ１に
入力されると、Ｘデコーダ１により、メモリセルマトリ
クス５の上でデータをマトリクス状に構成するドツト群
の中の、マトリクスのＹ軸に並行なドツトの列が一列選
択され、そして選択されたドツトの一列についてＸデコ
ーダ２により駆動されたＹセレクタ１６によって、順次
Ｙ軸方向に沿ったドツトデータが人出力バッファ１４に
読み出される。次に、再度Ｘデコーダ１により、データ
をマトリクス状に構成するドツト群の中の、Ｙ軸に並行
な次のドツトの列が一列選択され、先の一列の場合と同
様にＸデコーダ２により、順次Ｙ軸方向に沿ってドツト
データが読み出される。このようにして、メモリセルマ
トリクス５に格納されているデータは、Ｙ軸に並行なド
ツト−列ごとに順次読み出されていく。そして、出力モ
ードに切換えられた入出力バッファ１４に、アドレス信
号１０により指定されたメモリセルマトリクス５のアド
レス上のデータがすべて読み出されると、人出力バッフ
ァ１４上に第４図に示すようなデータが格納され、この
データを必要とする外部機構により人出カバッファ１４
の読み出しが行われる。
また、データの書き込みを行うときは、入出力制御部１
５に入力モードの入出力制御信号１７が入力されると、
入出力制御部１５は、人出力バッファ１４を入力モード
に切換えるので、アドレス信号１０を入力することによ
り、アドレス指定を行い、人出カバッファ１４からデー
タの書き込みを行うことができる。
５に入力モードの入出力制御信号１７が入力されると、
入出力制御部１５は、人出力バッファ１４を入力モード
に切換えるので、アドレス信号１０を入力することによ
り、アドレス指定を行い、人出カバッファ１４からデー
タの書き込みを行うことができる。
上述した従来のＩＣメモリは、まずＸデコーダによって
Ｘ方向のドツト位置が選択され、次にＸデコーダにより
Ｘ方向のドツト位置が選択されてドツトデータの読み書
きが行われるというように、ドツトの走査方向の順序が
あらかじめ定められているので、ＩＣメモリからデータ
を読み出すとき、または書き込むときに、同時にデータ
の向きを回転させることができず、読み出してから回転
させたり、回転させてから書き込んだりしなければなら
ないという問題点がある。
Ｘ方向のドツト位置が選択され、次にＸデコーダにより
Ｘ方向のドツト位置が選択されてドツトデータの読み書
きが行われるというように、ドツトの走査方向の順序が
あらかじめ定められているので、ＩＣメモリからデータ
を読み出すとき、または書き込むときに、同時にデータ
の向きを回転させることができず、読み出してから回転
させたり、回転させてから書き込んだりしなければなら
ないという問題点がある。
本発明のＩＣメモリは、データの読み出しの際に行われ
るアドレス指定方法としてアドレスがＸＹ座標で表わさ
れるメモリセルマトリクス５上シたＩＣメモリにおいて
、 （Ａ）アドレス信号を与えられ前記メモリセルマトリク
ス上のアドレスのアクセスのため、前記アドレス信号を
最初にＸ方向にデコードする第１のＸデコーダ、 （Ｂ）前記第１のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第１のＸデコーダ、 （Ｃ）前記第１のＸデコーダの出力により、前記メモリ
セルマトリクス上のアドレスをアクセスして読み出した
データを、前記第１のＸデコーダの出力により順次読み
出すＸセレクタ、 （Ｄ）アドレス信号を与えられメモリセルマトリクス上
のアドレスのアクセスのため、前記アドレス信号を最初
にＸ方向にデコードする第２のＸデコーダ、 （Ｅ）前記第２のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第２のＸデコーダ、 （Ｆ）前記第２のＸデコーダの出方により、前記メモリ
セルマトリクス上のアドレスをアクセスして読み出した
データを、前記第２のＸデコーダの出力により順次読み
出すＸセレクタ、 （Ｇ）ｍ記ＹセレクタとＸセレクタの二つのセレクタの
うちのいずれのセレクタの出方を外部に出力するかを選
択する選択手段、 を備えている。
るアドレス指定方法としてアドレスがＸＹ座標で表わさ
れるメモリセルマトリクス５上シたＩＣメモリにおいて
、 （Ａ）アドレス信号を与えられ前記メモリセルマトリク
ス上のアドレスのアクセスのため、前記アドレス信号を
最初にＸ方向にデコードする第１のＸデコーダ、 （Ｂ）前記第１のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第１のＸデコーダ、 （Ｃ）前記第１のＸデコーダの出力により、前記メモリ
セルマトリクス上のアドレスをアクセスして読み出した
データを、前記第１のＸデコーダの出力により順次読み
出すＸセレクタ、 （Ｄ）アドレス信号を与えられメモリセルマトリクス上
のアドレスのアクセスのため、前記アドレス信号を最初
にＸ方向にデコードする第２のＸデコーダ、 （Ｅ）前記第２のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第２のＸデコーダ、 （Ｆ）前記第２のＸデコーダの出方により、前記メモリ
セルマトリクス上のアドレスをアクセスして読み出した
データを、前記第２のＸデコーダの出力により順次読み
出すＸセレクタ、 （Ｇ）ｍ記ＹセレクタとＸセレクタの二つのセレクタの
うちのいずれのセレクタの出方を外部に出力するかを選
択する選択手段、 を備えている。
また、本発明のＩＣメモリは、データの書き込みの際に
行われるアドレス指定方法としてアドレスがＸＹ座標で
表わされるメモリセルマトリクスを有したＩＣメモリに
おいて、 （Ａ）アドレス信号を与えられ前記メモリセルマトリク
ス上のアドレスのアクセスのため、前記アドレス信号を
最初にＸ方向にデコードする第１のＸデコーダ、 （Ｂ）前記第１のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第１のＸデコーダ、 （Ｃ）前記第１のＸデコーダと第１のＸデコーダとの出
力により、前記メモリセルマトリクス上のアドレスをア
クセスして、前記データを順次書き込むＸセレクタ、 （Ｄ）アドレス信号を与えられメモリセルマトリクス上
のアドレスのアクセスのため、前記アドレス信号を最初
にＸ方向にデコードする第２のＸデコーダ、 （Ｅ）前記第２のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第２のＸデコーダ、 （Ｆ）前記第２のＸデコーダと第２のＸデコーダとの出
力により、前記メモリセルマトリクス上のアドレスをア
クセスして、前記データを順次書き込むＸセレクタ、 （Ｇ）前記ＸセレクタとＸセレクタの二つのセレクタの
うちのいずれのセレクタに外部からのデータを入力する
かを選択する選択手段、を備えている。
行われるアドレス指定方法としてアドレスがＸＹ座標で
表わされるメモリセルマトリクスを有したＩＣメモリに
おいて、 （Ａ）アドレス信号を与えられ前記メモリセルマトリク
ス上のアドレスのアクセスのため、前記アドレス信号を
最初にＸ方向にデコードする第１のＸデコーダ、 （Ｂ）前記第１のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第１のＸデコーダ、 （Ｃ）前記第１のＸデコーダと第１のＸデコーダとの出
力により、前記メモリセルマトリクス上のアドレスをア
クセスして、前記データを順次書き込むＸセレクタ、 （Ｄ）アドレス信号を与えられメモリセルマトリクス上
のアドレスのアクセスのため、前記アドレス信号を最初
にＸ方向にデコードする第２のＸデコーダ、 （Ｅ）前記第２のＸデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第２のＸデコーダ、 （Ｆ）前記第２のＸデコーダと第２のＸデコーダとの出
力により、前記メモリセルマトリクス上のアドレスをア
クセスして、前記データを順次書き込むＸセレクタ、 （Ｇ）前記ＸセレクタとＸセレクタの二つのセレクタの
うちのいずれのセレクタに外部からのデータを入力する
かを選択する選択手段、を備えている。
次に、第１の発明の実施例について図面を参照して説明
する。
する。
第１図は第１の発明の一実施例のブロック図である。
第１図に示すＩＣメモリは、メモリセルマトリクス５、
アドレス信号１ｏを与えられメモリセルマトリクス５上
のアドレスのアクセスのため、アドレス信号１０を最初
にＸ方向にデコードするＸデコーダ１、Ｘデコーダ１の
動作の後で、アドレス信号１０をＸ方向にデコードする
Ｘデコーダ２、Ｘデコーダ１の出力により、メモリセル
マトリクス５上のアドレスをアクセスして読み出したデ
ータを、Ｘデコーダ２の出力により順次読み出すＹセレ
クタ６ ａ １アドレス信号１０を与えられメモリセル
マトリクス５上のアドレスのアクセスのため、アドレス
信号１０を最初にＸ方向にデコードする回転用Ｙデコー
ダ３、回転用Ｙデコーダ３の動作の後で、アドレス信号
１０をＸ方向にデコードする回転用Ｘデコーダ４、回転
用Ｙデコーダ３の出力により、メモリセルマトリクス５
上のアドレスをアクセスして読み出したデータを、回転
用Ｘデコーダ４の出力により順次読み出すＸセレクタ７
ａ１Ｙセレクタ８ａとＸセレクタ７ａの二つのセレクタ
のうちのいずれのセレクタの出力を外部に出力するかを
選択するセレクタ選択制御部８ａ１ＹセレクタＥｌａま
たはＸセレクタ７ａから出力されたデータを一時格納す
る出力バッファ９から構成されている。
アドレス信号１ｏを与えられメモリセルマトリクス５上
のアドレスのアクセスのため、アドレス信号１０を最初
にＸ方向にデコードするＸデコーダ１、Ｘデコーダ１の
動作の後で、アドレス信号１０をＸ方向にデコードする
Ｘデコーダ２、Ｘデコーダ１の出力により、メモリセル
マトリクス５上のアドレスをアクセスして読み出したデ
ータを、Ｘデコーダ２の出力により順次読み出すＹセレ
クタ６ ａ １アドレス信号１０を与えられメモリセル
マトリクス５上のアドレスのアクセスのため、アドレス
信号１０を最初にＸ方向にデコードする回転用Ｙデコー
ダ３、回転用Ｙデコーダ３の動作の後で、アドレス信号
１０をＸ方向にデコードする回転用Ｘデコーダ４、回転
用Ｙデコーダ３の出力により、メモリセルマトリクス５
上のアドレスをアクセスして読み出したデータを、回転
用Ｘデコーダ４の出力により順次読み出すＸセレクタ７
ａ１Ｙセレクタ８ａとＸセレクタ７ａの二つのセレクタ
のうちのいずれのセレクタの出力を外部に出力するかを
選択するセレクタ選択制御部８ａ１ＹセレクタＥｌａま
たはＸセレクタ７ａから出力されたデータを一時格納す
る出力バッファ９から構成されている。
次に、動作を説明する。
第１図において、セレクタ選択制御部８ａにセレクタ出
力選択信号１１を入力することにより、まず出力バッフ
ァ９に接続されるセレクタをＸセレクタ６ａにしておき
、外部からのアドレス信号１０をＸデコーダ１に入力し
、メモリセルマトリクス５の中のＹ軸に並行な一列のド
ツト群を選択してＸセレクタ６ａへ送る。そして、Ｘデ
コーダ２によってＸセレクタ６ａの中の一列のドツト群
を順次読み出し出力バッファ９へ送る。そして、Ｙ軸に
並行な上記の一列のドツト群が出力バッファ９へ読み出
されてしまうと、次に選択された上記の一列のドツト群
の隣りの次の一列のドツト群を、上記と同様にＸセレク
タ６ａへ送り、Ｘデコーダ２によって順次出力バッファ
９に読み出すというように読み出していく。この場合は
、メモリセルマトリクス５上に第４図のようなデータが
存在する場合には、外部に読み出されるデータも回転す
ることなく、第４図のような向きで読み出される。
力選択信号１１を入力することにより、まず出力バッフ
ァ９に接続されるセレクタをＸセレクタ６ａにしておき
、外部からのアドレス信号１０をＸデコーダ１に入力し
、メモリセルマトリクス５の中のＹ軸に並行な一列のド
ツト群を選択してＸセレクタ６ａへ送る。そして、Ｘデ
コーダ２によってＸセレクタ６ａの中の一列のドツト群
を順次読み出し出力バッファ９へ送る。そして、Ｙ軸に
並行な上記の一列のドツト群が出力バッファ９へ読み出
されてしまうと、次に選択された上記の一列のドツト群
の隣りの次の一列のドツト群を、上記と同様にＸセレク
タ６ａへ送り、Ｘデコーダ２によって順次出力バッファ
９に読み出すというように読み出していく。この場合は
、メモリセルマトリクス５上に第４図のようなデータが
存在する場合には、外部に読み出されるデータも回転す
ることなく、第４図のような向きで読み出される。
次に、セレクタ選択制御部８ａにセレクタ出力選択信号
１１を入力することにより、出力バッファ９に接続され
るセレクタをＸセレクタ７ａにしておいたとき、外部か
らのアドレス信号１０が回転用Ｙデコーダ３に入力され
回転用Ｙデコーダ３でデコードされると、メモリセルマ
トリクス５の中のＸ軸に並行なドツトの一列が選択され
Ｘセレクタ７ａへ送られる。さらに、回転用Ｘデコーダ
４により駆動されたＸセレクタ７ａによって、順次Ｘ軸
方向に沿ったドツトデータが出力バッファ９に読み出さ
れる。すなわち、この場合は、回転用Ｙデコーダ３１回
転用Ｘデコーダ４．Ｘセレクタ７ａにより、Ｘ軸方向に
沿ったドツトデータが出力バッファ９に読み出される。
１１を入力することにより、出力バッファ９に接続され
るセレクタをＸセレクタ７ａにしておいたとき、外部か
らのアドレス信号１０が回転用Ｙデコーダ３に入力され
回転用Ｙデコーダ３でデコードされると、メモリセルマ
トリクス５の中のＸ軸に並行なドツトの一列が選択され
Ｘセレクタ７ａへ送られる。さらに、回転用Ｘデコーダ
４により駆動されたＸセレクタ７ａによって、順次Ｘ軸
方向に沿ったドツトデータが出力バッファ９に読み出さ
れる。すなわち、この場合は、回転用Ｙデコーダ３１回
転用Ｘデコーダ４．Ｘセレクタ７ａにより、Ｘ軸方向に
沿ったドツトデータが出力バッファ９に読み出される。
そして、出力バッファ９に読み出されたデータは、第５
図に示すように、第４図とは８０度回転したデータが読
み出される。
図に示すように、第４図とは８０度回転したデータが読
み出される。
このように、出力バッファ９から外部に出力されるデー
タは、Ｘセレクタ８ａからのデータが出力されるか、Ｘ
セレクタ７ａからのデータが出力されるかのいずれかを
選択することができる。セレクタ選択制御部８ａにセレ
クタ出力選択信号１１を入力して、出力バッファ９に接
続されるセレクタをＸセレクタ６ａにしておき、外部か
らのアドレス信号１０をＸデコーダ１に入力したときは
、読み出されたデータは、第４図に示すように正規の向
のデータが読み出される。また、セレクタ選択制御部８
ａにセレクタ出力選択信号１１を入力して、出力バッフ
ァ９に接続されるセレクタをＸセレクタ６ａにしておき
、外部からのアドレス信号１０を回転用Ｙデコーダ３に
入力したときは、読み出されたデータは、第５図に示す
ように回転したデータが読み出される。
タは、Ｘセレクタ８ａからのデータが出力されるか、Ｘ
セレクタ７ａからのデータが出力されるかのいずれかを
選択することができる。セレクタ選択制御部８ａにセレ
クタ出力選択信号１１を入力して、出力バッファ９に接
続されるセレクタをＸセレクタ６ａにしておき、外部か
らのアドレス信号１０をＸデコーダ１に入力したときは
、読み出されたデータは、第４図に示すように正規の向
のデータが読み出される。また、セレクタ選択制御部８
ａにセレクタ出力選択信号１１を入力して、出力バッフ
ァ９に接続されるセレクタをＸセレクタ６ａにしておき
、外部からのアドレス信号１０を回転用Ｙデコーダ３に
入力したときは、読み出されたデータは、第５図に示す
ように回転したデータが読み出される。
すなわち、メモリセルマトリクス中のデータをＸ方向に
デコードしてからＸ方向の位置を選択するデコーダとセ
レクタを付加することにより、メモリセルマトリクス５
のデータの読み出しの方向を従来のＩＣの場合と９０度
変えることができる。
デコードしてからＸ方向の位置を選択するデコーダとセ
レクタを付加することにより、メモリセルマトリクス５
のデータの読み出しの方向を従来のＩＣの場合と９０度
変えることができる。
次に、第２の発明の実施例について図面を参照して説明
する。
する。
第２図は第２の発明の一実施例のブロック図である。
第２図に示すＩＣメモリは、メモリセルマトリクス５、
アドレス信号１０を与えられメモリセルマトリクス５上
のアドレスのアクセスのため、アドレス信号１０を最初
にＸ方向にデコードするＸデコーダ１、Ｘデコーダ１の
動作の後で、アドレス信号１０をＸ方向にデコードする
Ｙデコーダ２、Ｘデコーダ１とＹデコーダ２との出力に
より、メモリセルマトリクスＳ上のアドレスをアクセス
して、データを順次書き込むＹセレクタ６ｂ１アドレス
信号１０を与えられメモリセルマトリクス５上のアドレ
スのアクセスのため、アドレス信号１０を最初にＸ方向
にデコードする回転用Ｙデコーダ３、回転用Ｙデコーダ
３の動作の後で、アドレス信号１０をＸ方向にデコード
する回転用Ｘデコーダ４、回転用Ｙデコーダ３と回転用
Ｘデコーダ４との出力により、メモリセルマトリクス５
上のアドレスをアクセスして、データを順次書き込むＸ
セレクタ７ｂ１Ｙセレクタ８ｂとＸセレクタ７ｂの二つ
のセレクタのうちのいずれのセレクタに外部からのデー
タを入力するかを選択するセレクタ選択制御部８ｂ１外
部から入力されＸセレクタ６ｂまたはＸセレクタ７ｂに
送出されるデータを一時格納する入力バッファ９から構
成されている。
アドレス信号１０を与えられメモリセルマトリクス５上
のアドレスのアクセスのため、アドレス信号１０を最初
にＸ方向にデコードするＸデコーダ１、Ｘデコーダ１の
動作の後で、アドレス信号１０をＸ方向にデコードする
Ｙデコーダ２、Ｘデコーダ１とＹデコーダ２との出力に
より、メモリセルマトリクスＳ上のアドレスをアクセス
して、データを順次書き込むＹセレクタ６ｂ１アドレス
信号１０を与えられメモリセルマトリクス５上のアドレ
スのアクセスのため、アドレス信号１０を最初にＸ方向
にデコードする回転用Ｙデコーダ３、回転用Ｙデコーダ
３の動作の後で、アドレス信号１０をＸ方向にデコード
する回転用Ｘデコーダ４、回転用Ｙデコーダ３と回転用
Ｘデコーダ４との出力により、メモリセルマトリクス５
上のアドレスをアクセスして、データを順次書き込むＸ
セレクタ７ｂ１Ｙセレクタ８ｂとＸセレクタ７ｂの二つ
のセレクタのうちのいずれのセレクタに外部からのデー
タを入力するかを選択するセレクタ選択制御部８ｂ１外
部から入力されＸセレクタ６ｂまたはＸセレクタ７ｂに
送出されるデータを一時格納する入力バッファ９から構
成されている。
次に、動作を説明する。
第２図において、セレクタ選択制御部８ｂにセレクタ入
力選択信号１２を入力することにより、まず入力バッフ
ァ９に接続されるセレクタをＸセレクタ６ｂにして、入
力バッファ８に入力されたデータをＸセレクタ６ｂへ送
る。そして、外部からのアドレス信号１０をＸデコーダ
１及びＹデコーダ２に入力して、第１の発明と逆の手順
でメモリセルマトリクス５の中にＸセレクタ６ｂの中の
一列のドツト群を順次書き込んでいく。この場合は、メ
モリセルマトリクス５上に第４図のようなデータが書き
込まれる。
力選択信号１２を入力することにより、まず入力バッフ
ァ９に接続されるセレクタをＸセレクタ６ｂにして、入
力バッファ８に入力されたデータをＸセレクタ６ｂへ送
る。そして、外部からのアドレス信号１０をＸデコーダ
１及びＹデコーダ２に入力して、第１の発明と逆の手順
でメモリセルマトリクス５の中にＸセレクタ６ｂの中の
一列のドツト群を順次書き込んでいく。この場合は、メ
モリセルマトリクス５上に第４図のようなデータが書き
込まれる。
次ニ、セレクタ選択制御部８ｂにセレクタ入力選択信号
１２を入力することにより、大力バッファ９に接続され
るセレクタをＸセレクタ７ｂにしておいたとき、外部か
らのアドレス信号１ｏが回転用Ｙデコーダ３及び回転用
Ｘデコーダ４に入力すれば、メモリセルマトリクス５上
に第５図のような９０度回転したデータが書き込まれる
。
１２を入力することにより、大力バッファ９に接続され
るセレクタをＸセレクタ７ｂにしておいたとき、外部か
らのアドレス信号１ｏが回転用Ｙデコーダ３及び回転用
Ｘデコーダ４に入力すれば、メモリセルマトリクス５上
に第５図のような９０度回転したデータが書き込まれる
。
以上説明したように、本発明は、メモリセルマトリクス
中のデータをＸ方向にデコードしてからＸ方向の位置を
選択するデコーダとセレクタを付加することにより、メ
モリセルマトリクス中のデータの読み出しや書き込みを
行うとき、元のデータを正規の向きで読み書きすること
もでき、９０度回転した向きで読み書きすることもでき
るという効果を有する。
中のデータをＸ方向にデコードしてからＸ方向の位置を
選択するデコーダとセレクタを付加することにより、メ
モリセルマトリクス中のデータの読み出しや書き込みを
行うとき、元のデータを正規の向きで読み書きすること
もでき、９０度回転した向きで読み書きすることもでき
るという効果を有する。
第１図は第１の発明の一実施例のブロック図、第２図は
第２の発明の一実施例のブロック図、第３図は従来のＩ
Ｃメモリのブロック図、第４図はＩＣメモリへの書き込
み・読み出しが行われる正規の向きのデータを示す図、
第５図はＩＣメモリへの書き込み・読み出しが行われる
向きが９０度回転したデータを示す図である。 １・・・・・・Ｘデコーダ、２・・・・・・Ｙデコーダ
、３・・・・・・回転用Ｙデコーダ、４・・・・・・回
転用Ｘデコーダ、５・・・・・・メモリセルマトリクス
、６ａ、ｅｂ・・・・・・Ｙセレクタ、７ａ、７ｂ・・
・・・・ＸセレクタＮ ８ａｔ ８ｂ・・・・・・セレ
クタ選択制御部、９・・・・・・出力バッファ、１０・
・・・・・アドレス信号、１１・・・・・・セレクタ出
力選択信号、１２・・・・・・セレクタ入力選択信号、
１３・・・・・・入力バッファ、１４・・・・・・人出
力バッファ、１５・・・・・・入出力制御部、１６・・
・・・・Ｙセレクタ、１７・・・・・・入出力制御信号
。 代理人 弁理士 内 原 晋 男 ｆ 図 第 ？ 図 スエ７７ Ｔｈ’ｌ（Ｆ訃 男 図
第２の発明の一実施例のブロック図、第３図は従来のＩ
Ｃメモリのブロック図、第４図はＩＣメモリへの書き込
み・読み出しが行われる正規の向きのデータを示す図、
第５図はＩＣメモリへの書き込み・読み出しが行われる
向きが９０度回転したデータを示す図である。 １・・・・・・Ｘデコーダ、２・・・・・・Ｙデコーダ
、３・・・・・・回転用Ｙデコーダ、４・・・・・・回
転用Ｘデコーダ、５・・・・・・メモリセルマトリクス
、６ａ、ｅｂ・・・・・・Ｙセレクタ、７ａ、７ｂ・・
・・・・ＸセレクタＮ ８ａｔ ８ｂ・・・・・・セレ
クタ選択制御部、９・・・・・・出力バッファ、１０・
・・・・・アドレス信号、１１・・・・・・セレクタ出
力選択信号、１２・・・・・・セレクタ入力選択信号、
１３・・・・・・入力バッファ、１４・・・・・・人出
力バッファ、１５・・・・・・入出力制御部、１６・・
・・・・Ｙセレクタ、１７・・・・・・入出力制御信号
。 代理人 弁理士 内 原 晋 男 ｆ 図 第 ？ 図 スエ７７ Ｔｈ’ｌ（Ｆ訃 男 図
Claims (1)
- 【特許請求の範囲】 １、データの読み出しの際に行われるアドレス指定方法
としてアドレスがＸＹ座標で表わされるメモリセルマト
リクスを有したＩＣメモリにおいて、 （Ａ）アドレス信号を与えられ前記メモリセルマトリク
ス上のアドレスのアクセスのため、前記アドレス信号を
最初にＸ方向にデコードする第１のＸデコーダ、 （Ｂ）前記第１のＸデコーダの動作の後で、前記アドレ
ス信号をＹ方向にデコードする第１のＹデコーダ、 （Ｃ）前記第１のＸデコーダの出力により、前記メモリ
セルマトリクス上のアドレスをアクセスして読み出した
データを、前記第１のＹデコーダの出力により順次読み
出すＹセレク タ、 （Ｄ）アドレス信号を与えられメモリセルマトリクス上
のアドレスのアクセスのため、前記アドレス信号を最初
にＹ方向にデコードする第２のＹデコーダ、 （Ｅ）前記第２のＹデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第２のＸデコーダ、 （Ｆ）前記第２のＹデコーダの出力により、前記メモリ
セルマトリクス上のアドレスをアクセスして読み出した
データを、前記第２のＸデコーダの出力により順次読み
出すＸセレク タ、 （Ｇ）前記ＹセレクタとＸセレクタの二つのセレクタの
うちのいずれのセレクタの出力を外部に出力するかを選
択する選択手段、 を備えたことを特徴とするＩＣメモリ。 ２、データの書き込みの際に行われるアドレス指定方法
としてアドレスがＸＹ座標で表わされるメモリセルマト
リクスを有したＩＣメモリにおいて、 （Ａ）アドレス信号を与えられ前記メモリセルマトリク
ス上のアドレスのアクセスのため、前記アドレス信号を
最初にＸ方向にデコードする第１のＸデコーダ、 （Ｂ）前記第１のＸデコーダの動作の後で、前記アドレ
ス信号をＹ方向にデコードする第１のＹデコーダ、 （Ｃ）前記第１のＸデコーダと第１のＹデコーダとの出
力により、前記メモリセルマトリクス上のアドレスをア
クセスして、前記データを順次書き込むＹセレクタ、 （Ｄ）アドレス信号を与えられメモリセルマトリクス上
のアドレスのアクセスのため、前記アドレス信号を最初
にＹ方向にデコードする第２のＹデコーダ、 （Ｅ）前記第２のＹデコーダの動作の後で、前記アドレ
ス信号をＸ方向にデコードする第２のＸデコーダ、 （Ｆ）前記第２のＹデコーダと第２のＸデコーダとの出
力により、前記メモリセルマトリクス上のアドレスをア
クセスして、前記データを順次書き込むＸセレクタ、 （Ｇ）前記ＹセレクタとＸセレクタの二つのセレクタの
うちのいずれのセレクタに外部からのデータを入力する
かを選択する選択手段、 を備えたことを特徴とするＩＣメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129822A JPH0426991A (ja) | 1990-05-18 | 1990-05-18 | Ｉｃメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2129822A JPH0426991A (ja) | 1990-05-18 | 1990-05-18 | Ｉｃメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0426991A true JPH0426991A (ja) | 1992-01-30 |
Family
ID=15019080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2129822A Pending JPH0426991A (ja) | 1990-05-18 | 1990-05-18 | Ｉｃメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0426991A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8756351B2 (en) | 2008-10-10 | 2014-06-17 | International Business Machines Corporation | Tape drive, tape drive recording system, and method for selecting improved tape speed in response to intermittent read requests |
-
1990
- 1990-05-18 JP JP2129822A patent/JPH0426991A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8756351B2 (en) | 2008-10-10 | 2014-06-17 | International Business Machines Corporation | Tape drive, tape drive recording system, and method for selecting improved tape speed in response to intermittent read requests |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8341328B2 (en) | Method and system for local memory addressing in single instruction, multiple data computer system | |
| JPH0420492B2 (ja) | ||
| JPH1115773A (ja) | 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法 | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| JPH0472255B2 (ja) | ||
| EP0771007A2 (en) | Memory devices with selectable access type and systems and methods using the same | |
| JP3096362B2 (ja) | シリアルアクセスメモリ | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| JPH0426991A (ja) | Ｉｃメモリ | |
| JPH0549991B2 (ja) | ||
| US20030031072A1 (en) | Memory with row-wise write and column-wise read | |
| JP3360902B2 (ja) | 半導体記憶装置 | |
| JP3031581B2 (ja) | ランダムアクセスメモリおよび情報処理装置 | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JPH06131882A (ja) | 半導体記憶装置 | |
| JPH01181137A (ja) | 記憶装置 | |
| JPS62217483A (ja) | メモリ装置 | |
| JPH03278389A (ja) | 読み書き制御回路 | |
| JPH05266656A (ja) | ダイナミックメモリ | |
| JPH03126143A (ja) | 中央処理装置の周辺回路 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPH0421142A (ja) | ビットマップ記憶装置 | |
| JPS6321276B2 (ja) | ||
| JP2001014217A (ja) | メモリ制御装置 |