JPH02199825A - 電極の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に係り、特にＴｉ層を含
む多層膜電極の製造方法に関する。

（従来の技術） 化合物半導体デバイスの電極においては、チタンｌ白金
ｌ金（Ｔｉ／Ｐｔ／Ａｕ）多層膜がよく用いられている
［例えば、ＴＡＫＵＭＩ　ＮＩＴＴＯＮＯｅｔ　ａｌ、
ＪａｐａｎｅｓｅＪｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅ
ｄ　Ｐｈｙｓｉｃｓ　Ｖｏｌ、　２５．　Ｌ、　８６５
（１９８６）］。

そしてその電極のパタン形成には二酸化珪素（Ｓ１０２
）膜を用いたリフトオフ法がよく用いられている。

その方法としては、まずＳｉＯ２膜をフォトレジストと
基板の間にはさみ、フォトレジストをマスクとしてＳｉ
Ｏ□膜ををアンダーカット形状にエツチングする。次に
その上に電極金属を堆積し、フォトレジストを有機溶剤
で溶かし不要な金属膜を除去する。このようにして電極
のパタンが形成される【例えば、５ＨＩＮＩＣＨＩＲＯ
ＴＡＫＡＴＡＮＩ　ｅｔ　ａｌ、　ＪａｐａｎｅｓｅＪ
ｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓＶｏｌ
、２６．Ｌ、１７７０（１９８７月。

このようなりフトオフ法の特徴は、適当な厚さの５ｔＯ
２膜を用いることにより、電極金属の厚さが変わっても
端部の形状の良好な電極を形成できることである。また
電極形成部の基板表面がプロセス中にフォトレジストで
覆われることがないため、フォトレジストの残留物の影
響を受けることなく電極を形成できる。

（発明が解決しようとする問題点） このような従来の製造方法で形成されたＴｉ層を含む多
層膜電極では、Ｔｉ層の側面が電極側面に露出しており
、電極形成後に８１０２膜を除去する工程において、弗
酸系エツチング液によってＴｉ層が電極の側面からエツ
チングされるという欠点があった。

そのためオーム性電極の場合接触抵抗が増大するという
問題が生じた。また微細な電極の場合には膜剥がれが生
じてしまうこともあった。

本発明の目的は、弗酸系エツチング液によって電極中の
Ｔｉ層がエツチングされることのない電極の製造方法を
提供することにある。

（問題点を解決するための手段） 本発明の電極の製造方法は、半導体基板上に絶縁膜を堆
積する工程と、前記絶縁膜上にフォトレジストから成る
所望のパタンを形成する工程と、前記絶縁膜をエツチン
グする工程と、前記フォトレジスト上及び前記半導体基
板上全面に少なくともチタン（Ｔｉ）層を含む金属多層
膜を形成し前記フォトレジストを有機溶剤で溶かし少な
くともＴｉ層を含む多層膜電極を形成する工程と、前記
多層膜電極と前記絶縁膜の隙間を埋めるように前記多層
膜電極上及び前記絶縁膜上に耐弗酸性材料を堆積する工
程と、前記多層膜電極と前記絶縁膜の隙間に堆積した部
分を残して前記耐弗酸性材料をエツチングする工程と、
前記絶縁膜を弗酸により除去する工程とを含んで構成さ
れる。

（作用） 本発明によれば、Ｔｉ層を含む多層膜電極の側面は耐弗
酸性材料により被覆される。このため絶縁膜を弗酸で除
去する工程を行ってもＴｉＭは弗酸によりエツチングさ
れない。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第１図（ａ）〜（ｉ）は本発明の一実施例として、ｎ型
ＧａＡｓ能動層上にｎ型ＩｎＧａＡｓ層を設けその上に
電極を設けた構造のノンアロイオーム性電極を有する、
ＧａＡｓ　ＭＥＳＦＥＴのソース電極及びドレイン電極
の製造方法を示す工程断面図である。

まず第１図（ａ）に示すように、半絶縁性ＧａＡｓ基板
１上にｎ型ＧａＡｓ能動層２を設け、ｎ型ＧａＡｓ能動
層２上にｎ型ＩｎｘＧａ１−ｘＡｓのＩｎ組成比Ｘを下
部から表面に向けて徐々にＯから１へ増加させたｎ型Ｉ
ｎＧａＡｓ傾斜組成層３を設け、ｎ型ＩｎＧａＡｓ傾斜
組成層３上にｎ型ＩｎＡｓ層４を設ける。次にｎ型Ｉｎ
Ａｓ層４上に５１０２膜５を化学的気相成長法により全
面に３００ｎｍの厚さに堆積し、ＳｉＯ２膜５上に第一
のフォトレジスト６を塗布して所望の電極パタンを形成
する。

さらに第１図（ｂ）に示すように、弗酸系エツチング液
により、５１０２膜５を、アンダーカット形状になるま
でエツチングする。

次に、第１図（ｃ）に示すように、真空蒸着法によりＴ
ｉ７を２０ｎｍ、　Ｐｔ８を２０ｎｍ、Ａｕ９を２００
ｎｍの厚さに順次堆積する。

さらに第１図（ｄ）に示すように、フォトレジストを有
機溶剤で溶かし不要な金属膜を除去することにより、Ｓ
ｉＯ□膜５のエツチングされた部分にＴｉ／Ｐｔ／Ａｕ
電極が形成される。そして５１０２膜部分と電極部分と
の間には隙間が存在する。

次に第１図（ｅ）に示すように耐弗酸性材料である窒化
チタン膜（ＴｉＮ）４０を反応性バイアススパッタリン
グ法により、全面に５０ｋｍの厚さに堆積する。

さらに第１図（０に示すようにＣＦ４ガスを用いた異方
性ドライエツチング法により、ＴｉＮ膜１０を前記隙間
部分を残し、前記オーム性電極及びＳｉＯ□膜５が表面
に露出するまでエツチングする。このことによリ、前記
オーム性電極の側面にＴｉＮの側壁部が形成される。

次に第１図（ｇ）に示すように、弗酸系エツチング液を
用いて、Ｓｉｏ２膜５を除去する。電極中のＴｉ層は、
弗酸に対して耐性のあるＴｉＮで覆われているため弗酸
によりエツチングされることはない。

次に第１図（ｈ）に示すように第二のフォトレジスト１
１を塗布し、ソース電極及びドレイン電極形成のための
パタンを形成する。

さらに第１図（ｉ）に示すように、燐酸系エツチング液
によりｎ型１ｎＡｓ層４及びｎ型ＩｎＧａＡｓ傾斜組成
層３をエツチングすることにより、ソース電極及びドレ
イン電極を形成する。最後に第二のフォトレジスト１１
を有機溶剤により除去する。

以上説明した製造工程により、弗酸系エツチング液によ
り電極中のπ層がエツチングされることなく、本発明の
実施例であるＧａＡｓ　ＭＥＳＦＥＴのソース電極及び
ドレイン電極を製造することができる。

ここでＴｉＮ　１．ｔ　ＩｎＧａＡｓ及び電極中のＡｕ
及びｐｔとは反応しない。そのため電極の側面にＴｉＮ
側壁部が残ることによるＦＥＴ特性の変化は生じない。

また耐弗酸性材料としては、ＩｎＧａＡｓ、　Ａｕ、　
Ｐｔと反応しない材料ならＴｉＮ以外のもの例えばＷＮ
ｘなどでもかまわない。また、Ｔｉ層を含む多層膜電極
としては、Ｔｉ／Ｐｔ／Ａｕ以外の組み合せ例えばＴｉ
／Ａｕなどであっても良い。

また本実施例では、本発明をＧａＡｓ　ＭＥＳＦＥＴの
ソース電極及びドレイン電極に適用したが、本発明の電
極の製造方法は、高電子移動度トランジスタ（Ｈｉｇｈ
　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉ
ｓｔｏｒ）やヘテロ接合バイポーラトランジスタ（Ｈｅ
ｔｅｒｏ−ｊｕｎｃｔｉｏｎ　ＢｉｐｏｌａｒＴｒａｎ
ｓｉｓｔｏｒ）など他の構造の半導体装置の電極の製造
にも適用できる。

（発明の効果） 以上説明したように、本発明の電極の製造方法において
は、Ｔｉ層を含む多層膜電極の側面が耐弗酸性材料によ
って覆われているため、弗酸系エツチング液によって電
極中のＴｉ層が側面からエツチングされることはない、
従って、接触抵抗の増大や膜剥がれが生じることなくＴ
ｉ層を含む電極を製造できる。

また、電極形成後のプロセスにおいても、弗酸系エツチ
ング液を用いることが可能であり、プロセスの自由度を
広げることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は、本発明の一実施例を説明する
ための、ｎ型ＧａＡｓ能動層上にｎ型ＩｎＧａＡ４を設
けその上に電極を設けた構造のノンアロイオーム性電極
を有する、ＧａＡｓ　ＭＥＳＦＥＴのソース電極及びド
レイン電極の製造方法を示す工程断面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型ＧａＡｓ
能動層、３＝・ｎ型ＩｎＧａＡｓ傾斜組成層、４−ｎ型
ＩｎＡｓ層、５１１．Ｓｉｏ２膜、６１．・第一のフォ
トレジスト、７・・・Ｔｉ、８・・・ｐｔ、９・・−Ａ
ｕ、　１０・・・ＴｉＮ膜、１１・・・第二のフォトレ
ジスト。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上
   にフォトレジストの所望のパタンを形成する工程と、前
   記フォトレジストをマスクに絶縁膜をエッチングする工
   程と、前記フォトレジスト上及び前記半導体基板上全面
   に少なくともチタン（Ｔｉ）層を含む金属多層膜を形成
   し前記フォトレジストを除去することにより、フォトレ
   ジスト上の金属多層膜を取り除きＴｉを含む金属多層膜
   より成る多層膜電極を形成する工程と、前記多層膜電極
   と前記絶縁膜の隙間を埋めるように前記多層膜電極上及
   び前記絶縁膜上に耐弗酸性材料を堆積する工程と、前記
   多層膜電極と前記絶縁膜の隙間に堆積した部分を残して
   前記耐弗酸性材料をエッチングする工程と、前記絶縁膜
   を弗酸により除去する工程とを備えてなることを特徴と
   する電極の製造方法。