JPS6154620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6154620A JPS6154620A JP59175856A JP17585684A JPS6154620A JP S6154620 A JPS6154620 A JP S6154620A JP 59175856 A JP59175856 A JP 59175856A JP 17585684 A JP17585684 A JP 17585684A JP S6154620 A JPS6154620 A JP S6154620A
- Authority
- JP
- Japan
- Prior art keywords
- film
- openings
- semiconductor
- electrode
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、例えばＧａＡｓのような■−■族化合物半導
体にオーミック電極を形成することが必要である半導体
装置を製造するのに好適な方法に関する。
体にオーミック電極を形成することが必要である半導体
装置を製造するのに好適な方法に関する。
前記したようなＧａＡｓをはじめとする■−■族化合物
半導体にｎ型オーミック・コンタクトを形成する為の電
極材料としては金（Ａｕ） ・ゲルマニウム（Ｇｅ）
／金（Ａｕ）が広く用いられ、それをｎ型化合物半導体
と合金化することが行われている。
半導体にｎ型オーミック・コンタクトを形成する為の電
極材料としては金（Ａｕ） ・ゲルマニウム（Ｇｅ）
／金（Ａｕ）が広く用いられ、それをｎ型化合物半導体
と合金化することが行われている。
また、近年、ＡｕｚＧｅ／Ａｕを用いた合金化法に代わ
るｎ型化合物半導体に対するオーミック・コンタクト電
極を形成する方法として、モリブデン（Ｍｏ）／Ｇｅを
用い、砒素（Ａｓ）圧を加えた状態で合金化することも
行われている。
るｎ型化合物半導体に対するオーミック・コンタクト電
極を形成する方法として、モリブデン（Ｍｏ）／Ｇｅを
用い、砒素（Ａｓ）圧を加えた状態で合金化することも
行われている。
前記Ａ １ｌ−Ｇｅ ／ Ａ ｕを用いた合金化法に依
った場合、 （１）合金化層の深さ方向の制御が困難である。
った場合、 （１）合金化層の深さ方向の制御が困難である。
（２）ＩＩＩ−Ｖ族化合物半導体に於ける共晶温度が３
６０［’ｃ）程度と非常に低い為、合金化温度は４５０
（”Ｃ）程度にしている。従って、後の工程で高温の熱
処理を行うと固有接触比抵抗ρＣが増大する虞がある。
６０［’ｃ）程度と非常に低い為、合金化温度は４５０
（”Ｃ）程度にしている。従って、後の工程で高温の熱
処理を行うと固有接触比抵抗ρＣが増大する虞がある。
（３） ポーリング・アップなどに依り、微小面積に
対して均一なコンタクトが得られ難い。
対して均一なコンタクトが得られ難い。
等の問題がある。
このような問題を解決する為、前記Ｍ ｏ ／ Ｇ ｅ
を用い、Ａｓ圧を加えた状態で合金化する方法が開発さ
れたわけであるが、この方法に依ると、■−■族化合物
半導体が露出されている面が損傷される。
を用い、Ａｓ圧を加えた状態で合金化する方法が開発さ
れたわけであるが、この方法に依ると、■−■族化合物
半導体が露出されている面が損傷される。
本発明は、前記のように、Ｍｏ／Ｇｅを用い且つＡｓ圧
を加えた状態で合金化する方法を採っても、ｍ−ｖ族化
合物半導体が損傷されないようにする。
を加えた状態で合金化する方法を採っても、ｍ−ｖ族化
合物半導体が損傷されないようにする。
本発明の半導体装置の製造方法では、Ｉ−Ｖ族化合物半
導体面上に保護膜を形成し、次いで、該保護膜をパター
ニングして電極コンタクト窓を形成し、次いで、Ｍ ｏ
／ Ｇ ｅ膜を形成し、次いで、該Ｍｏ／Ｇｅ膜を電
極形状にパターニングし、次いで、砒素圧を加えた状態
で該Ｍ ｏ ／ Ｇ ｅからなる電極と前記ｍ−ｖ族化
合物半導体との合金化熱処理を加えるようにしている。
導体面上に保護膜を形成し、次いで、該保護膜をパター
ニングして電極コンタクト窓を形成し、次いで、Ｍ ｏ
／ Ｇ ｅ膜を形成し、次いで、該Ｍｏ／Ｇｅ膜を電
極形状にパターニングし、次いで、砒素圧を加えた状態
で該Ｍ ｏ ／ Ｇ ｅからなる電極と前記ｍ−ｖ族化
合物半導体との合金化熱処理を加えるようにしている。
前記手段に依ると、砒素圧を加えた状態で合金化熱処理
を加えても、ｍ−ｖ族化合物半導体面は保護膜で被覆さ
れている為、損傷を受けることは皆無である。
を加えても、ｍ−ｖ族化合物半導体面は保護膜で被覆さ
れている為、損傷を受けることは皆無である。
第１図乃至第４図は本発明一実施例を解説する為の工程
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。
要所に於ける半導体装置の要部切断側面図であり、以下
、これ等の図を参照しつつ説明する。
第１図参照
（ａｌ 半絶縁性ＧａＡｓ基板１上のｎ＋型ＧａＡｓ
層２に化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｕ
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、二酸化シリコン（Ｓｉ０２）からなる保護膜
３を厚さ約５０００ Ｃ人〕程度に形成する。
層２に化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｕ
ｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、二酸化シリコン（Ｓｉ０２）からなる保護膜
３を厚さ約５０００ Ｃ人〕程度に形成する。
保護膜３としては５ｉ０２のほか、例えば窒化アルミニ
ウム（Ａ ＩｌＮ＞なども採用することができる。
ウム（Ａ ＩｌＮ＞なども採用することができる。
ｆｂｌ 通常のフォト・リソグラフィ技術を適用する
ことに依り、保護膜３のパターニングを行い、電極コン
タクト窓３Ａを形成する。
ことに依り、保護膜３のパターニングを行い、電極コン
タクト窓３Ａを形成する。
第２同参照
（Ｃ１蒸着法を適用することに依り、全面にＭ ｏ ／
Ｇｅ膜４を厚さ２０００乃至３０００ （人〕程度に形
成する。
Ｇｅ膜４を厚さ２０００乃至３０００ （人〕程度に形
成する。
第３図参照
（ｄｌ 表面の凹凸が略解消されるように厚くフォト
・レジスト膜５を形成する。
・レジスト膜５を形成する。
（ｅｌ アルゴン（Ａｒ）イオンを用いたイオン・ミ
リング法或いはＣＦ４千０２の混合ガスを用いたエツチ
ング法を適用することに依り、フォト・レジスト膜５、
Ｍ ｏ ／ Ｇ ｅ膜４、保護膜３のエツチングを行い
、電極コンタクト窓３Ａ（第１図参照）内のＭ ｏ ／
Ｇ ｅ膜４の表面が現れる直前の時点でエツチングを
停止する。
リング法或いはＣＦ４千０２の混合ガスを用いたエツチ
ング法を適用することに依り、フォト・レジスト膜５、
Ｍ ｏ ／ Ｇ ｅ膜４、保護膜３のエツチングを行い
、電極コンタクト窓３Ａ（第１図参照）内のＭ ｏ ／
Ｇ ｅ膜４の表面が現れる直前の時点でエツチングを
停止する。
第４図参照
（ｆｌ 前記のようにしてエツチングを終了した後、
Ｍ ｏ ／ Ｇ ｅ膜４上に残留するフォト・レジスト
膜５を溶解して除去することに依り図示の状態とする。
Ｍ ｏ ／ Ｇ ｅ膜４上に残留するフォト・レジスト
膜５を溶解して除去することに依り図示の状態とする。
（ｇｌＡｓ圧が加わった雰囲気でＭ ｏ ／ Ｇ ｅ膜
４とｎ＋型ＧａＡｓ層２とを合金化させる為の熱処理を
する。
４とｎ＋型ＧａＡｓ層２とを合金化させる為の熱処理を
する。
この熱処理の条件としては、例えば温度を７００（”Ｃ
）、時間を５〜１０〔分〕として良い。
）、時間を５〜１０〔分〕として良い。
このようにすることに依り、残っているＭＯ／ Ｇ ｅ
膜４がｎ＋型ＧａＡｓ層２とオーミックにコンタクトし
た電極となることは云うまでもなく、また、Ｍ ｏ ／
Ｇ ｅ膜４が形成されている部分以外に於けるｎ＋型
ＧａＡｓ層２の表面が損傷されることは皆無である。
膜４がｎ＋型ＧａＡｓ層２とオーミックにコンタクトし
た電極となることは云うまでもなく、また、Ｍ ｏ ／
Ｇ ｅ膜４が形成されている部分以外に於けるｎ＋型
ＧａＡｓ層２の表面が損傷されることは皆無である。
Ａｓ圧を加えるには、いくつかの方法が存在し、次にそ
れを例示する。
れを例示する。
（１１半導体装置をインジウム（Ｉｎ） ・Ａｓ板で
覆ってアニールする。
覆ってアニールする。
（２）半導体装置をアルシン（ＡＳＨ３）とともにアン
プル内に封じてアニールする。
プル内に封じてアニールする。
（３）半導体装置をＡｓ（金属）とともにアンプル内に
封じてアニールする。
封じてアニールする。
本発明の半導体装置の製造方法では、ｍ−ｖ族化合物半
導体とＭ ｏ ／ Ｇ ｅ膜とのオーミック・コンタク
トをとる場合、Ｍ ｏ ／ Ｇ ｅ膜が存在している部
分以外のところを保護膜で被覆し、その状態でＡｓ圧を
加えて合金化のアニールをするようにしているので、Ａ
ｓ圧を加えてもＴｌｒ−Ｖ族化合物半導体面が損傷され
ることはなく、しかも、高温の熱処理に耐える良好なオ
ーミック・コンタクトが得られる。
導体とＭ ｏ ／ Ｇ ｅ膜とのオーミック・コンタク
トをとる場合、Ｍ ｏ ／ Ｇ ｅ膜が存在している部
分以外のところを保護膜で被覆し、その状態でＡｓ圧を
加えて合金化のアニールをするようにしているので、Ａ
ｓ圧を加えてもＴｌｒ−Ｖ族化合物半導体面が損傷され
ることはなく、しかも、高温の熱処理に耐える良好なオ
ーミック・コンタクトが得られる。
第１図乃至第４図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図をそれぞれ表
している。 図に於いて、■は半絶縁性ＧａＡｓ基板、２はｎ＋型Ｇ
ａＡｓ層、３は保護膜、３Ａは開口、４はＭ ｏ ／
Ｇ ｅ膜、５はフォト・レジスト膜をそれぞれ示してい
る。 第１図
要所に於ける半導体装置の要部切断側面図をそれぞれ表
している。 図に於いて、■は半絶縁性ＧａＡｓ基板、２はｎ＋型Ｇ
ａＡｓ層、３は保護膜、３Ａは開口、４はＭ ｏ ／
Ｇ ｅ膜、５はフォト・レジスト膜をそれぞれ示してい
る。 第１図
Claims (1)
- III−Ｖ族化合物半導体面上に保護膜を形成し、次いで
、該保護膜をパターニングして電極コンタクト窓を形成
し、次いで、モリブデン／ゲルマニウム膜を形成し、次
いで、該モリブデン／ゲルマニウム膜を電極形状にパタ
ーニングし、次いで、砒素圧を加えた状態で該モリブデ
ン／ゲルマニウムからなる電極と前記III−Ｖ族化合物
半導体との合金化熱処理を加える工程が含まれてなるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175856A JPS6154620A (ja) | 1984-08-25 | 1984-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175856A JPS6154620A (ja) | 1984-08-25 | 1984-08-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154620A true JPS6154620A (ja) | 1986-03-18 |
Family
ID=16003392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175856A Pending JPS6154620A (ja) | 1984-08-25 | 1984-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1101730C (zh) * | 1998-04-10 | 2003-02-19 | 中国科学院感光化学研究所 | 可磁分离的光催化剂及其制法 |
| CN1103637C (zh) * | 1998-05-08 | 2003-03-26 | 中国科学院感光化学研究所 | 多层包膜的可磁分离的光催化剂及其制法 |
-
1984
- 1984-08-25 JP JP59175856A patent/JPS6154620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1101730C (zh) * | 1998-04-10 | 2003-02-19 | 中国科学院感光化学研究所 | 可磁分离的光催化剂及其制法 |
| CN1103637C (zh) * | 1998-05-08 | 2003-03-26 | 中国科学院感光化学研究所 | 多层包膜的可磁分离的光催化剂及其制法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141022A (en) | Refractory metal contacts for IGFETS | |
| US4745082A (en) | Method of making a self-aligned MESFET using a substitutional gate with side walls | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| US5144410A (en) | Ohmic contact for III-V semiconductor devices | |
| JPS6156474A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| US5389564A (en) | Method of forming a GaAs FET having etched ohmic contacts | |
| JPH0332218B2 (ja) | ||
| JPS6154620A (ja) | 半導体装置の製造方法 | |
| JPH01244666A (ja) | 半導体装置の製造方法 | |
| US5849630A (en) | Process for forming ohmic contact for III-V semiconductor devices | |
| JPS59113666A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS61123133A (ja) | 半導体装置と電極形成方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH02199825A (ja) | 電極の製造方法 | |
| JPH0372634A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPH0242719A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPS61242080A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS61256719A (ja) | 半導体装置の製造方法 | |
| JPS6279676A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63138727A (ja) | 化合物半導体装置の製造方法 |