JPH02199923A - アナログ信号の２値化方法 - Google Patents
アナログ信号の２値化方法Info
- Publication number
- JPH02199923A JPH02199923A JP1855689A JP1855689A JPH02199923A JP H02199923 A JPH02199923 A JP H02199923A JP 1855689 A JP1855689 A JP 1855689A JP 1855689 A JP1855689 A JP 1855689A JP H02199923 A JPH02199923 A JP H02199923A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- value
- signal
- binarized
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、振幅と周期間隔、およびオフセット成分の変
化するアナログ信号を２値化する方法に関するものであ
る。
化するアナログ信号を２値化する方法に関するものであ
る。
「従来の技術」
一般にアナログ信号を２値化信号とする場合、固定的に
定めた基準値との比較を行い、アナログ信号が基帖値以
上または以下となったことを検出し、これによって２値
化信号を得るものとしているが、この場合は、アナログ
信号の振幅が変化したり、オフセット成分が変化すると
、本来、２値化すべきところ、アナログ信号の最大値が
基準値へ達しないときや、アナログ信号の最小値が基準
値以上の場合に、２値化信号が得られず、２値化信号へ
の変換状況が不正確になる欠点を有していた。
定めた基準値との比較を行い、アナログ信号が基帖値以
上または以下となったことを検出し、これによって２値
化信号を得るものとしているが、この場合は、アナログ
信号の振幅が変化したり、オフセット成分が変化すると
、本来、２値化すべきところ、アナログ信号の最大値が
基準値へ達しないときや、アナログ信号の最小値が基準
値以上の場合に、２値化信号が得られず、２値化信号へ
の変換状況が不正確になる欠点を有していた。
この対策として、特願昭６０−１７１２３０で開示され
ている浮動閾値回路が提案されている。
ている浮動閾値回路が提案されている。
この手法においては、アナログ信号の直流オフセット成
分を相殺し、これによって直流オフセット成分を除去し
たアナログ信号における直前の周期の最大値を分割し、
この分割した値を基準として現周期の直流オフセット成
分を除去したアナログ信号との比較を行うものであった
。
分を相殺し、これによって直流オフセット成分を除去し
たアナログ信号における直前の周期の最大値を分割し、
この分割した値を基準として現周期の直流オフセット成
分を除去したアナログ信号との比較を行うものであった
。
「発明が解決しようとする課題」
上記浮動閾値回路においては、アナログ信号の振幅や周
期間隔、および直流オフセット成分が変化してもそれに
応じて判定の閾値が調整され、２値化信号への、変換が
行われる。しかし、第５図（ａ）に示すようにアナログ
信号Ｓａのオフセット成分が振幅ごとに、あるいは短い
周期で、且つ、基準電圧ｅＭを越えて大きく変化する場
合は、同図において△Ｖで示したボトムホールド等によ
って得られる直流オフセット成分の除去のみでは、オフ
セットが完全に除去できないため、第５図（ｂ）に示す
ように、アナログ信号ＳａにおけるＡ、１１．Ｃの波は
２値化されず、したがって、正しい２値化が困難であっ
た。また、第６図（ａ）に示すようにアナログ信号に雑
音成分が重量している場合、例えば、アナログ信号のピ
ークレベルとボトムレベルとのレベル差に２／３の分圧
比を作用さ什てＨｉｇｈレベルの判定基準電圧ｅ Ｉｆ
を設定し、ｌ／３の分圧比を作用させることによりＬｏ
ｗレベルの判定基準電圧ｅＬを設定し、０１１≦Ｓａの
時、Ｉ−ｌ−１ｉに、ｅＬ≧Ｓａの時、ＬＯＷになる２
値化信号Ｓｄを作り出すことができ、雑音成分による２
値化信号Ｓｄへの変換誤差を確実に阻止することができ
る。しかし、上述の場合と比較し、オフセット成分があ
まり大きく変化しなくても、第６図（ｂ）に示すように
ａＬ＜Ｓａとなり、２値化パルスの抜けが顕著になる等
の問題があった。
期間隔、および直流オフセット成分が変化してもそれに
応じて判定の閾値が調整され、２値化信号への、変換が
行われる。しかし、第５図（ａ）に示すようにアナログ
信号Ｓａのオフセット成分が振幅ごとに、あるいは短い
周期で、且つ、基準電圧ｅＭを越えて大きく変化する場
合は、同図において△Ｖで示したボトムホールド等によ
って得られる直流オフセット成分の除去のみでは、オフ
セットが完全に除去できないため、第５図（ｂ）に示す
ように、アナログ信号ＳａにおけるＡ、１１．Ｃの波は
２値化されず、したがって、正しい２値化が困難であっ
た。また、第６図（ａ）に示すようにアナログ信号に雑
音成分が重量している場合、例えば、アナログ信号のピ
ークレベルとボトムレベルとのレベル差に２／３の分圧
比を作用さ什てＨｉｇｈレベルの判定基準電圧ｅ Ｉｆ
を設定し、ｌ／３の分圧比を作用させることによりＬｏ
ｗレベルの判定基準電圧ｅＬを設定し、０１１≦Ｓａの
時、Ｉ−ｌ−１ｉに、ｅＬ≧Ｓａの時、ＬＯＷになる２
値化信号Ｓｄを作り出すことができ、雑音成分による２
値化信号Ｓｄへの変換誤差を確実に阻止することができ
る。しかし、上述の場合と比較し、オフセット成分があ
まり大きく変化しなくても、第６図（ｂ）に示すように
ａＬ＜Ｓａとなり、２値化パルスの抜けが顕著になる等
の問題があった。
この発明は、上述した事情に鑑みてなされた乙のであり
、アナログ信号の振幅、周期およびオフセットが緩やか
に変化する場合、あるいは急激に変化する場合を問わず
、アナログ信号の２値化を正確に行う方法を提供するこ
とを目的とする。
、アナログ信号の振幅、周期およびオフセットが緩やか
に変化する場合、あるいは急激に変化する場合を問わず
、アナログ信号の２値化を正確に行う方法を提供するこ
とを目的とする。
「課題を解決するための手段」
上記課題を解決するために、本発明は、振幅と周期間隔
、およびオフセット成分が変化するアナログ信号を基準
値と比較し、該比較結果により２値化信号を得る方法に
おいて、２値化しようとしている前記アナログ信号の直
前の周期の最大値と最小値の差を分割し、該分割値を最
小値に加算、もしくは最大値から減算した値を基準値と
して、２値化しようとしている前記アナログ信号との比
較を行って、２値化信号を得ることを特徴としている。
、およびオフセット成分が変化するアナログ信号を基準
値と比較し、該比較結果により２値化信号を得る方法に
おいて、２値化しようとしている前記アナログ信号の直
前の周期の最大値と最小値の差を分割し、該分割値を最
小値に加算、もしくは最大値から減算した値を基準値と
して、２値化しようとしている前記アナログ信号との比
較を行って、２値化信号を得ることを特徴としている。
「作用」
上記発明によれば、基準値として、２値化しようとして
いるアナログ信号の直前の周期の最大値と最小値の差を
分割した値を用いるので、振幅と周期間隔、およびオフ
セット成分が変化するアナログ信号の２値化が誤差を発
生することなく行われる。
いるアナログ信号の直前の周期の最大値と最小値の差を
分割した値を用いるので、振幅と周期間隔、およびオフ
セット成分が変化するアナログ信号の２値化が誤差を発
生することなく行われる。
「実施例」
以下、図面を参照し、本発明の詳細な説明する。
第１図は本発明の第１の実施例を示すものであり、同実
施例によるアナログ信号の２値化方法を実現する装置の
ブロック図である。また、第２図（ａ）〜（ｄ）は、第
１図に示す装置の各部の波形を示す図である。
施例によるアナログ信号の２値化方法を実現する装置の
ブロック図である。また、第２図（ａ）〜（ｄ）は、第
１図に示す装置の各部の波形を示す図である。
第１図において、変位ｆｆ１Ｚに応じてレベルＶの変化
するアナログ信号Ｓａ（第２図（ａ））は、入力端鳳を
介して、ピークホールド回路２とボトムホールド回路３
に送られる。そして、これらの回路において、アナログ
信号Ｓａの各周期毎の最大値ｅＰと最小（１１ｅＢが保
持される。そして、減算器４で最大値ｅＰから最大値ｅ
Ｂが減算され、この減算値が分圧器５により、通常、ｌ
／２に分圧された後、加算？４６により最小値ｅＢに加
えられ、第２図（ａ）に示す基準電圧ｅＭが得られる。
するアナログ信号Ｓａ（第２図（ａ））は、入力端鳳を
介して、ピークホールド回路２とボトムホールド回路３
に送られる。そして、これらの回路において、アナログ
信号Ｓａの各周期毎の最大値ｅＰと最小（１１ｅＢが保
持される。そして、減算器４で最大値ｅＰから最大値ｅ
Ｂが減算され、この減算値が分圧器５により、通常、ｌ
／２に分圧された後、加算？４６により最小値ｅＢに加
えられ、第２図（ａ）に示す基準電圧ｅＭが得られる。
この基準電圧ｅＭが比較器７に送られる。また、比較器
７にはアナログ信号Ｓ ａ”ｈ＜送られ、これが基準電
圧ｅＭと比較され、ｅｌＪ≦Ｓａの関係となれば、比較
器７が“■４“（高レベル）の比較出力を生じ（第２図
（ｂ））、これを２値化信号Ｓ （ｌとして出力端８へ
送出する一方、これに応じて単安定マルチバイブレータ
等のリセット回路９が一定パルス幅のリセットパルスＰ
ｕ（”第２図（Ｃ））を発生し、これをピークホールド
回路２へ与え、保持されている最大値ｅＰをリセットす
る。ｅＭ＞Ｓａの場合、比較器７が°Ｌ”（低レベル）
の比較出力を生じ（第２図（ｂ））、これを２値化信号
Ｓｄとして出力端８へ送出する一方、これに応じてリセ
ット回路９が一定パルス幅のりセットパルスＰｄを発生
しく第２図（ｄｌ ）、これをボトムホールド回路３へ
与え、保持されている最小値ｅＢをリセットする。これ
によって２値化信号Ｓｄがアナログ信号・Ｓａの各瞬時
値に応じて、“Ｉ（”と“し”との２値を呈するものと
なる。
７にはアナログ信号Ｓ ａ”ｈ＜送られ、これが基準電
圧ｅＭと比較され、ｅｌＪ≦Ｓａの関係となれば、比較
器７が“■４“（高レベル）の比較出力を生じ（第２図
（ｂ））、これを２値化信号Ｓ （ｌとして出力端８へ
送出する一方、これに応じて単安定マルチバイブレータ
等のリセット回路９が一定パルス幅のリセットパルスＰ
ｕ（”第２図（Ｃ））を発生し、これをピークホールド
回路２へ与え、保持されている最大値ｅＰをリセットす
る。ｅＭ＞Ｓａの場合、比較器７が°Ｌ”（低レベル）
の比較出力を生じ（第２図（ｂ））、これを２値化信号
Ｓｄとして出力端８へ送出する一方、これに応じてリセ
ット回路９が一定パルス幅のりセットパルスＰｄを発生
しく第２図（ｄｌ ）、これをボトムホールド回路３へ
与え、保持されている最小値ｅＢをリセットする。これ
によって２値化信号Ｓｄがアナログ信号・Ｓａの各瞬時
値に応じて、“Ｉ（”と“し”との２値を呈するものと
なる。
第２図（ａ）から明らかなように、アナログ信号Ｓａに
おける直前の周期ＣＦの最大値Ｆ ｗａｘと最小値Ｆ
ｓｉｎの差に応じて基準電圧ｏＭが定まり、現周期ＣＲ
におけるアナログ信号Ｓａの立ち上がりにおいては、ア
ナログ信号Ｓａがこの基準電圧ｅＭを越えた時に２値化
信号ＳｄがＩ（ｉｇｈとなる。また、現周期ＣＲの最大
＠Ｒｙｂａｘと直前の周期ＣＦの最小ｆｌｉ Ｆ ｍｉ
ｎの差に応じて基準電圧ｅＭが定まり、現周期ＣＩ？に
おけるアナログ信号Ｓａの立ち下がりにおいては、アナ
ログ信号Ｓａがこの基準電圧ｅＭより下がった時に、２
値化信号Ｓｄを“し”となる。従って、アナログ信号Ｓ
ａの振幅、周期間隔Ｑ、オフセット成分が変化しても、
正確に２ｆ１１化信号Ｓｄへの変換を行うことができる
。
おける直前の周期ＣＦの最大値Ｆ ｗａｘと最小値Ｆ
ｓｉｎの差に応じて基準電圧ｏＭが定まり、現周期ＣＲ
におけるアナログ信号Ｓａの立ち上がりにおいては、ア
ナログ信号Ｓａがこの基準電圧ｅＭを越えた時に２値化
信号ＳｄがＩ（ｉｇｈとなる。また、現周期ＣＲの最大
＠Ｒｙｂａｘと直前の周期ＣＦの最小ｆｌｉ Ｆ ｍｉ
ｎの差に応じて基準電圧ｅＭが定まり、現周期ＣＩ？に
おけるアナログ信号Ｓａの立ち下がりにおいては、アナ
ログ信号Ｓａがこの基準電圧ｅＭより下がった時に、２
値化信号Ｓｄを“し”となる。従って、アナログ信号Ｓ
ａの振幅、周期間隔Ｑ、オフセット成分が変化しても、
正確に２ｆ１１化信号Ｓｄへの変換を行うことができる
。
また、第２図（ａ）の変位ｆｆ１Ｚは、時刻推移または
機械的寸法変化に応するものであり、本出願人の別途出
願による「回折格子による２物体の相対位′ｇｌ調整装
置」 （特願昭６Ｏ−８６９４）等へ適用する場合には
、マスクとウェハ間のギャップを変位ｍＺとして用いる
ことができる。
機械的寸法変化に応するものであり、本出願人の別途出
願による「回折格子による２物体の相対位′ｇｌ調整装
置」 （特願昭６Ｏ−８６９４）等へ適用する場合には
、マスクとウェハ間のギャップを変位ｍＺとして用いる
ことができる。
従って、第１図の構成によれば、振幅、周期間隔、オフ
セット成分が変化しても、２値化信号への変換動作に全
く支障を生ぜず、確実にアナログ信号Ｓａにぽじた２値
化信号Ｓｄが得られ、前述の各出願人により開示された
制御または調整に際し、光電変換素子により生じるアナ
ログ信号は、振幅、周期間隔およびオフセット成分の変
化するものであるので、これらへ適用して良好な結果が
得られる。
セット成分が変化しても、２値化信号への変換動作に全
く支障を生ぜず、確実にアナログ信号Ｓａにぽじた２値
化信号Ｓｄが得られ、前述の各出願人により開示された
制御または調整に際し、光電変換素子により生じるアナ
ログ信号は、振幅、周期間隔およびオフセット成分の変
化するものであるので、これらへ適用して良好な結果が
得られる。
第３図はこの発明の第２の実施例を示すものであり、雑
音成分が含まれる場合のでも正確にアナログ信号Ｓａの
２値化を行うことが可能な装置のブロック図である。ま
た、第４図（ａ）〜Ｃｒ）は、同装置の各部の波形を示
す図である。この装置の構成は、上述した第１図とほぼ
同様であるが、第３図においては、分圧器５として例え
ば２／３の分圧比による基準電圧ｅ ＩＩと、！／３の
分圧比による基準電圧ｅＬとが同時に出力されるものを
用い、これに応゛じて比較器７には、ｅ Ｉｔ≦Ｓａの
時、“Ｈ”の比較出力を生じ、ａｌｌ＞Ｓａの時、“し
“の比較出力となるものを用い、比較器７°には、ｅし
≦Ｓ８の時、°Ｈ°の比較出力を生じ、ｅＬ＞Ｓａの時
、Ｌ”の比較出力となるものを用いている。また、比較
？５７．７′からそれぞれ出力される２値化信号Ｓｄｌ
＋（第４図（ｏ））、２ｒｒｉ化信号５ｄＬ（第４図（
ｒ））を人力信号とし、信号５ｄ１１の立ち上がりで“
ｌ（”の出力を生成し、信号ＳｄＬの立ち下がりで“Ｌ
、”の出力を生成する出力信号生成回路ＩＯが付加され
ている。この出力信号生成回路１０により得られる第４
図（ｂ）に示す２値化信号Ｓｄは、第１図の場合と同様
にリセット回路９に送られ、この結果、リセット回路９
からリセット信号Ｐｕ、Ｉ’ｄ（第４図（Ｃ）および（
ｄ））が出力され、それぞれピークホールド回路２、ボ
トムホールド回路３に保持されている最大値ｅＰ、最小
値ｅＢをリセ・Ｉトする。
音成分が含まれる場合のでも正確にアナログ信号Ｓａの
２値化を行うことが可能な装置のブロック図である。ま
た、第４図（ａ）〜Ｃｒ）は、同装置の各部の波形を示
す図である。この装置の構成は、上述した第１図とほぼ
同様であるが、第３図においては、分圧器５として例え
ば２／３の分圧比による基準電圧ｅ ＩＩと、！／３の
分圧比による基準電圧ｅＬとが同時に出力されるものを
用い、これに応゛じて比較器７には、ｅ Ｉｔ≦Ｓａの
時、“Ｈ”の比較出力を生じ、ａｌｌ＞Ｓａの時、“し
“の比較出力となるものを用い、比較器７°には、ｅし
≦Ｓ８の時、°Ｈ°の比較出力を生じ、ｅＬ＞Ｓａの時
、Ｌ”の比較出力となるものを用いている。また、比較
？５７．７′からそれぞれ出力される２値化信号Ｓｄｌ
＋（第４図（ｏ））、２ｒｒｉ化信号５ｄＬ（第４図（
ｒ））を人力信号とし、信号５ｄ１１の立ち上がりで“
ｌ（”の出力を生成し、信号ＳｄＬの立ち下がりで“Ｌ
、”の出力を生成する出力信号生成回路ＩＯが付加され
ている。この出力信号生成回路１０により得られる第４
図（ｂ）に示す２値化信号Ｓｄは、第１図の場合と同様
にリセット回路９に送られ、この結果、リセット回路９
からリセット信号Ｐｕ、Ｉ’ｄ（第４図（Ｃ）および（
ｄ））が出力され、それぞれピークホールド回路２、ボ
トムホールド回路３に保持されている最大値ｅＰ、最小
値ｅＢをリセ・Ｉトする。
アナ【Ｉグ信号Ｓａに第４図（ａ）に示すような雑音成
分が含まれている場合、単独の基準値、例えばｃＢらし
くはｅＬのみを用いると、第４図（ｅ）、（Ｄに示すよ
うに、２値化信号５ｄｌｌおよびＳｄＬに雑音成分によ
るパルス幅の小さい不要のパルスを生じ、安定して２値
化信号Ｓｄを得ることが難しくなる。
分が含まれている場合、単独の基準値、例えばｃＢらし
くはｅＬのみを用いると、第４図（ｅ）、（Ｄに示すよ
うに、２値化信号５ｄｌｌおよびＳｄＬに雑音成分によ
るパルス幅の小さい不要のパルスを生じ、安定して２値
化信号Ｓｄを得ることが難しくなる。
しかし、この装置によれば、２つの基準値ｅｌｆ。
ｃ Ｌを用いているので、ｅｌｆ−ｅＬで計算される値
より振幅の犬きい雑音成分が、アナログ信号に含まれな
い限り、正常な２値化信号への変換動作を行うことが可
能である。
より振幅の犬きい雑音成分が、アナログ信号に含まれな
い限り、正常な２値化信号への変換動作を行うことが可
能である。
以上の説明では最小値に分割値を加算する方法について
述べたが、最大値から分割値を減算する方法によっても
同等の効果が得られる。
述べたが、最大値から分割値を減算する方法によっても
同等の効果が得られる。
「発明の効果」
以上説明したように１本発明によれば、振幅、周期間隔
、オフセット成分が変換するアナログ信号を正確に２値
化信号へ変換することができるので、アナログ信号を２
値化信号へ変換する各種の用途において顕著な効果が得
られる。
、オフセット成分が変換するアナログ信号を正確に２値
化信号へ変換することができるので、アナログ信号を２
値化信号へ変換する各種の用途において顕著な効果が得
られる。
第１図はこの発明の第１の実施例によるアナログ信号の
２値化方法を適用した装置のブロック図、第２図は同実
施例の動作を示すタイムチャート、第３図はこの発明の
第２の実施例によるアナログ信号の２値化方法を適用し
た装置のブロック図、第４図は同実施例の動作を示すタ
イムチャート、第５図および第６図は従来のアナログ信
号の２値化方法を説明する図である。 ２・・・・・・ピークホールド回路、３・・・・・・ボ
トムホールド回路、４・・・・・・紘算器、５・・・・
・・分圧器、６・・・・・・加算器、７．７°・・・・
・・比較器、９・・・・・・リセット回路、１０・・・
・・出力信号生成回路。
２値化方法を適用した装置のブロック図、第２図は同実
施例の動作を示すタイムチャート、第３図はこの発明の
第２の実施例によるアナログ信号の２値化方法を適用し
た装置のブロック図、第４図は同実施例の動作を示すタ
イムチャート、第５図および第６図は従来のアナログ信
号の２値化方法を説明する図である。 ２・・・・・・ピークホールド回路、３・・・・・・ボ
トムホールド回路、４・・・・・・紘算器、５・・・・
・・分圧器、６・・・・・・加算器、７．７°・・・・
・・比較器、９・・・・・・リセット回路、１０・・・
・・出力信号生成回路。
Claims (1)
- 振幅と周期間隔、およびオフセット成分が変化するアナ
ログ信号を基準値と比較し、該比較結果により２値化信
号を得る方法において、２値化しようとしている前記ア
ナログ信号の直前の周期の最大値と最小値の差を分割し
、該分割値を最小値に加算、もしくは最大値から減算し
た値を基準値として、２値化しようとしている前記アナ
ログ信号との比較を行って２値化することを特徴とする
アナログ信号の２値化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1855689A JPH02199923A (ja) | 1989-01-27 | 1989-01-27 | アナログ信号の２値化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1855689A JPH02199923A (ja) | 1989-01-27 | 1989-01-27 | アナログ信号の２値化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02199923A true JPH02199923A (ja) | 1990-08-08 |
Family
ID=11974901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1855689A Pending JPH02199923A (ja) | 1989-01-27 | 1989-01-27 | アナログ信号の２値化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02199923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226266A (ja) * | 2009-03-23 | 2010-10-07 | Toyota Central R&D Labs Inc | ２値化回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662449A (en) * | 1979-10-26 | 1981-05-28 | Sony Corp | Data pickup circuit |
| JPS56161718A (en) * | 1980-05-15 | 1981-12-12 | Nec Corp | Binary circuit for picture signal |
-
1989
- 1989-01-27 JP JP1855689A patent/JPH02199923A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662449A (en) * | 1979-10-26 | 1981-05-28 | Sony Corp | Data pickup circuit |
| JPS56161718A (en) * | 1980-05-15 | 1981-12-12 | Nec Corp | Binary circuit for picture signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226266A (ja) * | 2009-03-23 | 2010-10-07 | Toyota Central R&D Labs Inc | ２値化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446486A (en) | Image signal processing circuit | |
| US4263555A (en) | Signal detection system | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US5774085A (en) | Apparatus and method for obtaining proper output signal in which gain and DC component are regulated based upon on measured amplitude distribution | |
| US4520321A (en) | Phase difference detector with phase inversion of one input signal when phase difference is small | |
| US7336702B2 (en) | Jitter detecting apparatus and phase locked loop using the detected jitter | |
| JPH02199923A (ja) | アナログ信号の２値化方法 | |
| KR950003027B1 (ko) | 위상 보상 회로 | |
| WO2005053146A2 (en) | Method and system for enhanced resolution, automatically- calibrated position sensor | |
| US4367441A (en) | Method and circuit arrangement for shaping a signal waveform | |
| US9024672B2 (en) | Signal processing apparatus and signal processing method | |
| EP0554321B1 (en) | Method and apparatus for clamping the black level of a digital video signal | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPS6232718A (ja) | アナログ信号の２値化方法 | |
| US20120249203A1 (en) | Signal generator | |
| JP3260533B2 (ja) | 電流検出装置 | |
| US7092435B2 (en) | Line quality monitoring apparatus and method | |
| US2985839A (en) | Amplitude limiting of binary pulses with zero wander correction | |
| JP3223789B2 (ja) | レーザ測長器 | |
| SU1042205A1 (ru) | Устройство фильтрации импульсных помех на изображении (его варианты) | |
| EP1934658B1 (en) | Determining states of a physical system by an observer | |
| JPS61109469A (ja) | インバ−タ回路の電流検出装置 | |
| KR930002686B1 (ko) | 팩시밀리의 화질 보상회로 | |
| JP2926795B2 (ja) | 画像処理装置 | |
| JPH0525223B2 (ja) |