JPS6232718A - アナログ信号の２値化方法 - Google Patents
アナログ信号の２値化方法Info
- Publication number
- JPS6232718A JPS6232718A JP17123085A JP17123085A JPS6232718A JP S6232718 A JPS6232718 A JP S6232718A JP 17123085 A JP17123085 A JP 17123085A JP 17123085 A JP17123085 A JP 17123085A JP S6232718 A JPS6232718 A JP S6232718A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- value
- signal
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、振幅と周期間隔との変化するアナログ信号を
２値化信号とする方法に関するものである。
２値化信号とする方法に関するものである。
一般にアナログ信号を２値化信号とする場合、固定的に
定めた基準値との比較を行表い、アナログ信号が基準値
以上または以下となったことを検出し、これによって２
値化信号を得るものとしているが、この場合は、アナロ
グ信号の振幅が変化すると、本来、２値化信号とすべき
ところ、アナログ信号の振幅が基準値へ達しないときに
２値化信号が得られず、２値化信号への変換状況が不正
確となる欠点を生ずる。
定めた基準値との比較を行表い、アナログ信号が基準値
以上または以下となったことを検出し、これによって２
値化信号を得るものとしているが、この場合は、アナロ
グ信号の振幅が変化すると、本来、２値化信号とすべき
ところ、アナログ信号の振幅が基準値へ達しないときに
２値化信号が得られず、２値化信号への変換状況が不正
確となる欠点を生ずる。
この対策、としては、「精密機械」第４７巻第７号（１
９８１年７月）第６５頁乃至第７０頁、「不透明試料上
のバタン検査法の研究」木下、出口著によシ開示されて
いる浮動閾値回路が提案されており、この手法において
は、アナログ信号を遅延回路によシ遅延し、これを減衰
器により所定のレベルとしてからバイアス電圧を加え、
これによって比較器の基準電圧を定め、アナログ信号と
の比較を行ない、比較器の出力から２値化信号を得るも
のとしている。
９８１年７月）第６５頁乃至第７０頁、「不透明試料上
のバタン検査法の研究」木下、出口著によシ開示されて
いる浮動閾値回路が提案されており、この手法において
は、アナログ信号を遅延回路によシ遅延し、これを減衰
器により所定のレベルとしてからバイアス電圧を加え、
これによって比較器の基準電圧を定め、アナログ信号と
の比較を行ない、比較器の出力から２値化信号を得るも
のとしている。
しかし、浮動閾値回路においては、遅延回路の遅延時間
をアナログ信号の周期間隔に応じて適正に定めねばなら
ず、アナログ信号の周期間隔が変化する場合、周期間隔
の値によっては２値化信号への変換がなされず、不適当
となる問題を生ずる。
をアナログ信号の周期間隔に応じて適正に定めねばなら
ず、アナログ信号の周期間隔が変化する場合、周期間隔
の値によっては２値化信号への変換がなされず、不適当
となる問題を生ずる。
また、アナログ信号に直流オフセット成分を含む場合は
、これを考慮した基準電圧を定めねばならず、直流オフ
セット成分が変化する際には、基準電圧の設定をその都
度変更することを要し、これが面倒となる問題も生じて
いる。
、これを考慮した基準電圧を定めねばならず、直流オフ
セット成分が変化する際には、基準電圧の設定をその都
度変更することを要し、これが面倒となる問題も生じて
いる。
〔問題点を解決するだめの手段〕
前述の問題を解決するだめ、本発明はっぎの手段により
構成するものとなっている。
構成するものとなっている。
すなわち、第１発明は、振幅と周期間隔との変化するア
ナログ信号を基準値と比較し、この比較結果により２値
化信号を得る方法において、アナログ信号における直前
の周期の最大値を分割し、この分割した値を基準値とし
て現周期のアナログ信号との比較を行なうものとしてい
る。
ナログ信号を基準値と比較し、この比較結果により２値
化信号を得る方法において、アナログ信号における直前
の周期の最大値を分割し、この分割した値を基準値とし
て現周期のアナログ信号との比較を行なうものとしてい
る。
また、第２発明は、振幅と周期間隔とが変化し、かつ、
直流オフセット成分を含むアナログ信号を基準値と比較
し、この比較結果により２値化信号ヲ得る方法において
、アナログ信号の直流オフセット成分を相殺し、これに
よって直流オフセット成分を除去したアナログ信号にお
ける直前の周期の最大値を分割し、この分割した値を基
準として現周期の直流オフセット成分を除去したアナロ
グ信号との比較を行なうものとしている。
直流オフセット成分を含むアナログ信号を基準値と比較
し、この比較結果により２値化信号ヲ得る方法において
、アナログ信号の直流オフセット成分を相殺し、これに
よって直流オフセット成分を除去したアナログ信号にお
ける直前の周期の最大値を分割し、この分割した値を基
準として現周期の直流オフセット成分を除去したアナロ
グ信号との比較を行なうものとしている。
したがって、第１発明においては、分割比を適宜に定め
ることによシ、アナログ信号における直前の周期の最大
値に応じて基準値が設定され、この基準値と現周期のア
ナログ信号との比較が行なわれるものとなり、振幅およ
び周期間隔が変化しても、アナログ信号の２値化信号へ
の変換が確実に行なわれる。
ることによシ、アナログ信号における直前の周期の最大
値に応じて基準値が設定され、この基準値と現周期のア
ナログ信号との比較が行なわれるものとなり、振幅およ
び周期間隔が変化しても、アナログ信号の２値化信号へ
の変換が確実に行なわれる。
また、第２発明においては、アナログ信号に直流オフセ
ット成分を含む場合、これを相殺により除去してから第
１発明と同一の処理を行なうため、直流オフセット成分
が増減しても、常に正確な２値化信号への変換が行なわ
れる。
ット成分を含む場合、これを相殺により除去してから第
１発明と同一の処理を行なうため、直流オフセット成分
が増減しても、常に正確な２値化信号への変換が行なわ
れる。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図は第１発明のブロック図、第２図は第１図におけ
る各部の波形を示す図であり、第１図において、入力１
へ与えられた第２図に）に示すとおり変位量２に応じて
レベルＬの変化するアナログ信号Ｓ＆は、ピークホール
ド回路等の最大値検出回路２へ与えられ、こ＼において
各周期毎の最大値が保持されたうえ、この最大値が分圧
器３により分割され、第２図←）に示す基準電圧ｅＭ
となシ比較器４へ基準値として与えられる。
る各部の波形を示す図であり、第１図において、入力１
へ与えられた第２図に）に示すとおり変位量２に応じて
レベルＬの変化するアナログ信号Ｓ＆は、ピークホール
ド回路等の最大値検出回路２へ与えられ、こ＼において
各周期毎の最大値が保持されたうえ、この最大値が分圧
器３により分割され、第２図←）に示す基準電圧ｅＭ
となシ比較器４へ基準値として与えられる。
また、比較器４にはアナログ信号Ｓａが与えられており
、これが基準電圧・つと比較され、ζ≦８１の関係とな
れば比較器４が第２図軸）に示す１Ｈ〃（高レベル）の
比較出力を坐臥これを２値化信号Ｓ、として出力５へ送
出する一方、これに応じて単安定マルチバイブレータ等
のリセット回路６が一定パルス幅の第２図（ｃ）に示す
リセットパルスＰｒを発生し、これを最大値検出回路２
へ与え、これの保持出力をリセットするため、比較器４
の比較出力は１Ｌ〃（低レベル）へ復し、これによって
２値化信号ｓｄがアナログ信号Ｓ、の各瞬時値に応じて
′Ｈ”と′Ｌ“との２値を呈するものとなる。
、これが基準電圧・つと比較され、ζ≦８１の関係とな
れば比較器４が第２図軸）に示す１Ｈ〃（高レベル）の
比較出力を坐臥これを２値化信号Ｓ、として出力５へ送
出する一方、これに応じて単安定マルチバイブレータ等
のリセット回路６が一定パルス幅の第２図（ｃ）に示す
リセットパルスＰｒを発生し、これを最大値検出回路２
へ与え、これの保持出力をリセットするため、比較器４
の比較出力は１Ｌ〃（低レベル）へ復し、これによって
２値化信号ｓｄがアナログ信号Ｓ、の各瞬時値に応じて
′Ｈ”と′Ｌ“との２値を呈するものとなる。
たソし、第２図から明らかなとおり、アナログ信号Ｓ
、 （ａ）における直前の周期ｃ２の最大値に応じて基
準電圧−Ｍ（＆）が定まり、これと、現周期Ｃ３のアナ
ログ信号Ｓ１との比較にょシゝＨ′の２値化信号５ｄ（
ｂ）を得ていると共に、現周期ｃ３の最大値に応する基
準電圧ｅＭ と、現周期ｃ１のアナログ信号Ｓ１との比
較により２値化信号ｓｄを％（、ｆとしており、分圧器
３の分圧比を最適に設定することにより、アナログ信号
Ｓ、の振幅および周期間隔りが変化しても、正確に２値
化信号Ｓ。
、 （ａ）における直前の周期ｃ２の最大値に応じて基
準電圧−Ｍ（＆）が定まり、これと、現周期Ｃ３のアナ
ログ信号Ｓ１との比較にょシゝＨ′の２値化信号５ｄ（
ｂ）を得ていると共に、現周期ｃ３の最大値に応する基
準電圧ｅＭ と、現周期ｃ１のアナログ信号Ｓ１との比
較により２値化信号ｓｄを％（、ｆとしており、分圧器
３の分圧比を最適に設定することにより、アナログ信号
Ｓ、の振幅および周期間隔りが変化しても、正確に２値
化信号Ｓ。
への変換を行なうことができる。
なお、直前の周期Ｃ２に対し、つぎの周期ＣＲの最大値
が９０係程度に減少する場合を含むものとすれば、この
際にも、２値化信号Ｓ、への変換が確実に行なわれる分
圧比として分圧器３の構成を定めればよい。
が９０係程度に減少する場合を含むものとすれば、この
際にも、２値化信号Ｓ、への変換が確実に行なわれる分
圧比として分圧器３の構成を定めればよい。
また、第２図←）の変位量２は、時刻推移または機械的
寸法変化に応するものでおり、本出願人の別途出願によ
る「回折格子によるギャップ制御方法」（特願昭５９−
１４６９２）、「回折格子に２物体の相対位置調整装置
」（特願昭６０−８６９４ ）等へ適用する場合には、
半導体を製する際のマスクとウェーハとのギャップを変
位量Ｚとして用いることが自在となる。
寸法変化に応するものでおり、本出願人の別途出願によ
る「回折格子によるギャップ制御方法」（特願昭５９−
１４６９２）、「回折格子に２物体の相対位置調整装置
」（特願昭６０−８６９４ ）等へ適用する場合には、
半導体を製する際のマスクとウェーハとのギャップを変
位量Ｚとして用いることが自在となる。
したがって、第１図の構成によれば、遅延回路を用いて
おらず、周期間隔ｔが変化しても２値化信号への変換動
作に全く支障を生ぜず、確実にアナログ信号Ｓ１に応じ
た２値化信号Ｓ、が得られ）前述の各出願により開示さ
れた制御または調整に際し、光電変換素子より生ずるア
ナログ信号が振幅および周期間隔の変化するものである
ため、これらへ適用して良好な結果が得られる。
おらず、周期間隔ｔが変化しても２値化信号への変換動
作に全く支障を生ぜず、確実にアナログ信号Ｓ１に応じ
た２値化信号Ｓ、が得られ）前述の各出願により開示さ
れた制御または調整に際し、光電変換素子より生ずるア
ナログ信号が振幅および周期間隔の変化するものである
ため、これらへ適用して良好な結果が得られる。
第３図は他の実施例を示すブロック図、第４図は第３図
における各部の波形を示す図でおり、第１図および第２
図とはソ同様でおるが、第３図においては、分圧器１１
として例えば４の分圧比による基準電圧ｅＨと、４の分
圧比による基準電圧ｅｌｔ、とを生ずるものを用い、こ
れに応じて比較器１２には、６ ｓｉ ＜ Ｓ ａ と
とき囁Ｈ〃の比較出力を生じ、ｅ、≧８１となるとき比
較出力を％ （、ｌｆとするものを用いている。
における各部の波形を示す図でおり、第１図および第２
図とはソ同様でおるが、第３図においては、分圧器１１
として例えば４の分圧比による基準電圧ｅＨと、４の分
圧比による基準電圧ｅｌｔ、とを生ずるものを用い、こ
れに応じて比較器１２には、６ ｓｉ ＜ Ｓ ａ と
とき囁Ｈ〃の比較出力を生じ、ｅ、≧８１となるとき比
較出力を％ （、ｌｆとするものを用いている。
したがって、第４図のとおり、アナログ信号Ｓ＆（＆）
における直前の周期Ｃ１に応する基準電圧＠８（ａ）よ
り、座り周期Ｃ１のアナログ信号Ｓ１が高いレベルとな
れば、２値化信号Ｓ、（ｂ）が＊ Ｈ／／へ転じ、これ
に応じてリセットパルスＰ、（ｅ）が生じ、各基準電圧
＠ ！ｌ Ｎ・Ｌ（ａ）がリセットされると共に、 ２
値化は号の１Ｈ〃が保持され、現在の周期ＣＲに応する
基準電圧・、よりアナログ信号Ｓ１が低下すると、２値
化信号Ｓｄが１Ｌ〃へ復するものとなり、比較器１２の
ヒステリシス特性により、アナログ信号Ｓ、へ重畳する
雑音成分等によって比較器１２が誤動作し、２値化信号
Ｓｄへの変換に誤９を生ずることが確実に阻止される。
における直前の周期Ｃ１に応する基準電圧＠８（ａ）よ
り、座り周期Ｃ１のアナログ信号Ｓ１が高いレベルとな
れば、２値化信号Ｓ、（ｂ）が＊ Ｈ／／へ転じ、これ
に応じてリセットパルスＰ、（ｅ）が生じ、各基準電圧
＠ ！ｌ Ｎ・Ｌ（ａ）がリセットされると共に、 ２
値化は号の１Ｈ〃が保持され、現在の周期ＣＲに応する
基準電圧・、よりアナログ信号Ｓ１が低下すると、２値
化信号Ｓｄが１Ｌ〃へ復するものとなり、比較器１２の
ヒステリシス特性により、アナログ信号Ｓ、へ重畳する
雑音成分等によって比較器１２が誤動作し、２値化信号
Ｓｄへの変換に誤９を生ずることが確実に阻止される。
第５図は比較器１２のブロック図、第６図は第５図にお
ける各部の波形を示す図であり、第６図においては、通
常の比較器１５．１６が設けられ、これらの比較出力が
Ｄ形フリップフロップ回路（以下、ＦＦＣ）１７のクロ
ック入力ＣＫおよびリセット人力Ｒへ各個に与えられて
おり、比較器１５には基準電圧６□が、比較器１６には
基準電圧＠、が与えられていると共に、各々に対しアナ
ログ信号Ｓ、が共通に与えられ、ＦＦＣφ１１のデータ
人力りに対してけ％ ＨＩが電源ｖｃにより印加されて
いる。
ける各部の波形を示す図であり、第６図においては、通
常の比較器１５．１６が設けられ、これらの比較出力が
Ｄ形フリップフロップ回路（以下、ＦＦＣ）１７のクロ
ック入力ＣＫおよびリセット人力Ｒへ各個に与えられて
おり、比較器１５には基準電圧６□が、比較器１６には
基準電圧＠、が与えられていると共に、各々に対しアナ
ログ信号Ｓ、が共通に与えられ、ＦＦＣφ１１のデータ
人力りに対してけ％ ＨＩが電源ｖｃにより印加されて
いる。
このため、アナログ信号Ｓ＆（ａ）のレベルが基準電圧
！ Ｌ（ａｓｈ上となれば、比較出力（ｂ）が１Ｈ〃と
なり、ＦＦＣ・１Ｔのリセット状態が解除され、アナロ
グ信号Ｓ、（＆）が基準電圧ｅＨ（ａ）以上となるのに
応じてＦＦＣ・１Ｔがセットされ、これの出力Ｑ（ｄ）
がＩ Ｈｌへ転じ、アナログ信号Ｓ、偽）が基準電圧ｅ
Ｈより低下し、比較出力（Ｃ）が１Ｌ“となっても出
力Ｑ（ｄ）ｔｉ’Ｈ’を維持する。
！ Ｌ（ａｓｈ上となれば、比較出力（ｂ）が１Ｈ〃と
なり、ＦＦＣ・１Ｔのリセット状態が解除され、アナロ
グ信号Ｓ、（＆）が基準電圧ｅＨ（ａ）以上となるのに
応じてＦＦＣ・１Ｔがセットされ、これの出力Ｑ（ｄ）
がＩ Ｈｌへ転じ、アナログ信号Ｓ、偽）が基準電圧ｅ
Ｈより低下し、比較出力（Ｃ）が１Ｌ“となっても出
力Ｑ（ｄ）ｔｉ’Ｈ’を維持する。
これに対し、アナログ信号Ｓ、（ａ）が基準電圧ｅＬよ
り低下すれば、比較出力（ｂ）が１Ｌ″ となり、これ
に応じてＦＦＣ・１７がリセットされるため、出力Ｑ
（ｄ）が１Ｌ″へ復する。
り低下すれば、比較出力（ｂ）が１Ｌ″ となり、これ
に応じてＦＦＣ・１７がリセットされるため、出力Ｑ
（ｄ）が１Ｌ″へ復する。
したがって、第５図の構成によれば、ヒステリシス特性
を有する第３図の比較器１２を実現することができる。
を有する第３図の比較器１２を実現することができる。
たソし、同等の機能を呈するものであれば、第５図のも
のに限らず、種々の選定が任意でおる。
のに限らず、種々の選定が任意でおる。
第７図は、第２発明のブロック図であり、入力１へ与え
られるアナログ信号Ｓ、ｄが第８図囚、■）のとおり、
直流オフセット成分ΔＶを含み、かつ、これが変化する
ものとなっておシ、上述の各出願においては、（Ａ）が
ウェーハ面の高反射率、（匂がウェーハ面の低反射率に
対応するものとなる。
られるアナログ信号Ｓ、ｄが第８図囚、■）のとおり、
直流オフセット成分ΔＶを含み、かつ、これが変化する
ものとなっておシ、上述の各出願においては、（Ａ）が
ウェーハ面の高反射率、（匂がウェーハ面の低反射率に
対応するものとなる。
このため、第７図においては、インバータおよびピーク
ホールド回路等によるオフセット検出回路２１が設けて
あり、これによって入力１へ与えられる第９図６）に示
すアナログ信号Ｓａｄ中の直流オフセット成分ΔＶに応
じた電圧を抽出し、これを減算器２２へ与え、こ＼にお
いてアナログ信号Ｓａｄ中の直流オフセット成分ΔＶを
減算によって相殺し、第９図（ｂ）のとおり云流オフセ
ット成分ΔＶを除去したアナログ信号Ｓａとしたうえ、
第１図または第３図の２値化回路２３へ与え、２値化信
号Ｓ、を得るものとなっている。
ホールド回路等によるオフセット検出回路２１が設けて
あり、これによって入力１へ与えられる第９図６）に示
すアナログ信号Ｓａｄ中の直流オフセット成分ΔＶに応
じた電圧を抽出し、これを減算器２２へ与え、こ＼にお
いてアナログ信号Ｓａｄ中の直流オフセット成分ΔＶを
減算によって相殺し、第９図（ｂ）のとおり云流オフセ
ット成分ΔＶを除去したアナログ信号Ｓａとしたうえ、
第１図または第３図の２値化回路２３へ与え、２値化信
号Ｓ、を得るものとなっている。
したがって、直流オフセット成分ΔＶが変化しても、２
値化回路２３には直流オフセット成分ΔＶの除去された
アナログ信号Ｓ＆が与えられ、特に基準電圧の変更等を
行なうことなく、２値化信号への変換が正確に行なわれ
る。
値化回路２３には直流オフセット成分ΔＶの除去された
アナログ信号Ｓ＆が与えられ、特に基準電圧の変更等を
行なうことなく、２値化信号への変換が正確に行なわれ
る。
たソし、２値化信号Ｓｄの％Ｈ“、′Ｌ〃を反対とし、
これに応じてリセット回路６の応動条件を定めてもよく
、オフセット検出回路２１には、状況に応じ低域Ｆ波器
等を用いることもできる等、種々の変形が自在である。
これに応じてリセット回路６の応動条件を定めてもよく
、オフセット検出回路２１には、状況に応じ低域Ｆ波器
等を用いることもできる等、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれば、振幅
および周期間隔の変化するアナログ信号を正確に２値化
信号へ変換できると共に、第２発明によれば、アナログ
信号が直流オフセット成分を含む場合にも支障を生じな
いため、アナログ信号を２値化信号へ変換する各種の用
途において顕著な効果が得られる。
および周期間隔の変化するアナログ信号を正確に２値化
信号へ変換できると共に、第２発明によれば、アナログ
信号が直流オフセット成分を含む場合にも支障を生じな
いため、アナログ信号を２値化信号へ変換する各種の用
途において顕著な効果が得られる。
図は本発明の実施例を示し、第１図は第１発明のブロッ
ク図、第２図は第１図における各部の波形を示す図、第
３図は他の実施例を示すブロック図、第４図は第３図に
おける各部の波形を示す図、第５図は第３図に用いる比
較器のブロック図、第６図は第５図における各部の波形
を示す図、第７図は第２発明のブロック図、第８図はア
ナログ信号を示す図、第９図は第７図における各部の波
形を示す図である。 １・・・・入力、２・・・・ｆ大値検出回路、３．１１
・・・含分圧器、４．１２・・・・比較器、５、・０．
出力、６＠＠＠＊リセット回路、２１・・・・オフセッ
ト検出回路、２２・・φ・減算器、２３・・・・２値化
回路、ｓｌ、ｓｌｄ ・・・・アナログ信号、ｓ、φ・
・・２値化信号、・つ、ｅ １・ ・・・・基準電圧
、ｔ・・・・周期間ＨＬ 隔、Ｃ２・・・・直前の周期、ｃ、・・・・現在の周期
。 特許出願人 日本電信電話株式会社 代 理 人 山 川 政 樹（はが１名）第１図 ム 第２図 第３図 第４図 （Ｃ） □し−し二［− 第８図 （Ａ） （Ｂ） （ａ） （ｂ）
ク図、第２図は第１図における各部の波形を示す図、第
３図は他の実施例を示すブロック図、第４図は第３図に
おける各部の波形を示す図、第５図は第３図に用いる比
較器のブロック図、第６図は第５図における各部の波形
を示す図、第７図は第２発明のブロック図、第８図はア
ナログ信号を示す図、第９図は第７図における各部の波
形を示す図である。 １・・・・入力、２・・・・ｆ大値検出回路、３．１１
・・・含分圧器、４．１２・・・・比較器、５、・０．
出力、６＠＠＠＊リセット回路、２１・・・・オフセッ
ト検出回路、２２・・φ・減算器、２３・・・・２値化
回路、ｓｌ、ｓｌｄ ・・・・アナログ信号、ｓ、φ・
・・２値化信号、・つ、ｅ １・ ・・・・基準電圧
、ｔ・・・・周期間ＨＬ 隔、Ｃ２・・・・直前の周期、ｃ、・・・・現在の周期
。 特許出願人 日本電信電話株式会社 代 理 人 山 川 政 樹（はが１名）第１図 ム 第２図 第３図 第４図 （Ｃ） □し−し二［− 第８図 （Ａ） （Ｂ） （ａ） （ｂ）
Claims (2)
- （１）振幅と周期間隔との変化するアナログ信号を基準
値と比較し、該比較結果により２値化信号を得る方法に
おいて、前記アナログ信号における直前の周期の最大値
を分割し、該分割した値を基準値として現周期の前記ア
ナログ信号との比較を行なうことを特徴とするアナログ
信号の２値化方法。 - （２）振幅と周期間隔とが変化し、かつ、直流オフセッ
ト成分を含むアナログ信号を基準値と比較し、該比較結
果により２値化信号を得る方法において、前記アナログ
信号の直流オフセット成分を相殺し、これによつて前記
直流オフセット成分を除去したアナログ信号における直
前の周期の最大値を分割し、該分割した値を基準として
現周期の前記直流オフセット成分を除去したアナログ信
号との比較を行なうことを特徴とするアナログ信号の２
値化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17123085A JPS6232718A (ja) | 1985-08-05 | 1985-08-05 | アナログ信号の２値化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17123085A JPS6232718A (ja) | 1985-08-05 | 1985-08-05 | アナログ信号の２値化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232718A true JPS6232718A (ja) | 1987-02-12 |
Family
ID=15919455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17123085A Pending JPS6232718A (ja) | 1985-08-05 | 1985-08-05 | アナログ信号の２値化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232718A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124910A (ja) * | 1990-09-17 | 1992-04-24 | Hitachi Ltd | 分割回路 |
| JP2002263939A (ja) * | 2001-03-13 | 2002-09-17 | Toshiba Tungaloy Co Ltd | スローアウェイ式ｔスロットカッタ |
| US6540447B2 (en) | 2000-05-23 | 2003-04-01 | Mitsubishi Materials Corporation | Throwaway insert and throwaway-type cutter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127331A (en) * | 1981-01-30 | 1982-08-07 | Anritsu Corp | Waveform shaping device |
| JPS5941326A (ja) * | 1982-09-01 | 1984-03-07 | Mitsubishi Petrochem Co Ltd | 剛性の優れた重合体 |
-
1985
- 1985-08-05 JP JP17123085A patent/JPS6232718A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127331A (en) * | 1981-01-30 | 1982-08-07 | Anritsu Corp | Waveform shaping device |
| JPS5941326A (ja) * | 1982-09-01 | 1984-03-07 | Mitsubishi Petrochem Co Ltd | 剛性の優れた重合体 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04124910A (ja) * | 1990-09-17 | 1992-04-24 | Hitachi Ltd | 分割回路 |
| US6540447B2 (en) | 2000-05-23 | 2003-04-01 | Mitsubishi Materials Corporation | Throwaway insert and throwaway-type cutter |
| JP2002263939A (ja) * | 2001-03-13 | 2002-09-17 | Toshiba Tungaloy Co Ltd | スローアウェイ式ｔスロットカッタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242908B1 (en) | Detection of passing magnetic articles while adapting the detection threshold | |
| US6525531B2 (en) | Detection of passing magnetic articles while adapting the detection threshold | |
| KR950014759B1 (ko) | 회전 펄스 인코더를 사용하여 극히 저속의 범위에서 전기 모터의 속도를 제어하기 위한 시스템 및 방법 | |
| US5006851A (en) | Analog-to-digital converting system | |
| JPS6232718A (ja) | アナログ信号の２値化方法 | |
| US4211971A (en) | Ratio meter for capacitive-type displacement converter | |
| US4247890A (en) | Reversible inverter system having improved control scheme | |
| JPH08293768A (ja) | コンパレータ回路 | |
| JP3623624B2 (ja) | ヒステリシスコンパレータ | |
| KR20040082282A (ko) | 아날로그 신호 레벨 검출기 | |
| US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
| US20030039320A1 (en) | Device and method for determining the respectively present level of a digital signal | |
| EP1430314B1 (en) | A minimum detector | |
| JPH0564425A (ja) | 昇圧コンバータの過電流検出回路 | |
| JPH08204520A (ja) | デューティ調整装置 | |
| JPH04103729U (ja) | デジタル高精度電圧検出回路 | |
| JPH02199923A (ja) | アナログ信号の２値化方法 | |
| JPH04231879A (ja) | 信号源の信号用評価回路装置 | |
| SU1006914A1 (ru) | Способ регистрации изменени светового потока | |
| SU1676025A1 (ru) | Способ управлени @ -пульсным выпр мителем | |
| JPS6090422A (ja) | 浮動２値化回路 | |
| JPS6345053Y2 (ja) | ||
| JPH0219649B2 (ja) | ||
| JPS59223802A (ja) | 温度コントロ−ル装置 | |
| JPH0746126B2 (ja) | アナログコンパレ−タの特性測定方法 |