JPH0220008B2 - - Google Patents
Info
- Publication number
- JPH0220008B2 JPH0220008B2 JP14383881A JP14383881A JPH0220008B2 JP H0220008 B2 JPH0220008 B2 JP H0220008B2 JP 14383881 A JP14383881 A JP 14383881A JP 14383881 A JP14383881 A JP 14383881A JP H0220008 B2 JPH0220008 B2 JP H0220008B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- correction
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012937 correction Methods 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、出力レベル制御回路に関し、特に、
各種の通信機あるいは電波応用機器等の試験に用
いられる標準信号発生装置に用いて好適な出力レ
ベル制御回路に関するものである。
各種の通信機あるいは電波応用機器等の試験に用
いられる標準信号発生装置に用いて好適な出力レ
ベル制御回路に関するものである。
［従来の技術］
標準信号発生装置は極めて高精度のレベル確度
が要求されるものであり、各回路の特性から生ず
るレベルの誤差や変動分を何らかの方法で補正す
る必要がある。
が要求されるものであり、各回路の特性から生ず
るレベルの誤差や変動分を何らかの方法で補正す
る必要がある。
従来、この種の制御回路としては、各回路の補
正分をそれぞれ掛算器により順次掛け合せてその
値により自動レベル制御回路の帰還量を微調整す
る回路があつた。
正分をそれぞれ掛算器により順次掛け合せてその
値により自動レベル制御回路の帰還量を微調整す
る回路があつた。
［発明が解決しようとする課題］
しかしながら、こうした掛算器を用いる制御回
路では補正対象の数と略同数の掛算器を必要とす
るという問題があり、また、ソフト的に処理する
ことも考えられるが、この場合はデイジタルの中
間値をとりえないので補正エラーが生ずる虞があ
つた。
路では補正対象の数と略同数の掛算器を必要とす
るという問題があり、また、ソフト的に処理する
ことも考えられるが、この場合はデイジタルの中
間値をとりえないので補正エラーが生ずる虞があ
つた。
そこで、本発明は上述した問題点に鑑みてなさ
れたものであつて、その目的は、補正対象が多数
の場合でも１個の加算器と対数−線形変換器のみ
の簡単な回路構成により補正を行なうことがで
き、補正エラーの虞のない出力レベル制御回路を
提供することにある。
れたものであつて、その目的は、補正対象が多数
の場合でも１個の加算器と対数−線形変換器のみ
の簡単な回路構成により補正を行なうことがで
き、補正エラーの虞のない出力レベル制御回路を
提供することにある。
［課題を解決するための手段］
上記目的を達成するため、本発明による出力レ
ベル制御回路は、利得可変回路２と、該利得可変
回路が出力する信号を検波する検波器６と、該検
波器の出力と制御電圧とを比較し、その結果に基
づいて前記利得可変回路の利得を可変する比較器
７と、前記利得可変回路からの信号を所望のレベ
ルにして出力する出力回路４，１３とを備えた出
力レベル制御回路において、 前記出力回路内の補正対象毎に補正のための電
圧を発生する補正値設定用電圧発生回路C1〜Cn
と、該補正値設定用電圧発生回路のそれぞれの電
圧を前記補正対象に対応して加算する加算器１０
と、該加算器により加算された電圧を対数−線形
変換し、変換された電圧を前記制御電圧として出
力する対数−線形変換器９とを具備することを特
徴としている。
ベル制御回路は、利得可変回路２と、該利得可変
回路が出力する信号を検波する検波器６と、該検
波器の出力と制御電圧とを比較し、その結果に基
づいて前記利得可変回路の利得を可変する比較器
７と、前記利得可変回路からの信号を所望のレベ
ルにして出力する出力回路４，１３とを備えた出
力レベル制御回路において、 前記出力回路内の補正対象毎に補正のための電
圧を発生する補正値設定用電圧発生回路C1〜Cn
と、該補正値設定用電圧発生回路のそれぞれの電
圧を前記補正対象に対応して加算する加算器１０
と、該加算器により加算された電圧を対数−線形
変換し、変換された電圧を前記制御電圧として出
力する対数−線形変換器９とを具備することを特
徴としている。
［作用］
補正値設定用電圧発生回路C1〜Cnは出力回路
４，１３内の補正対象毎に補正のための電圧を出
力し、この出力電圧は加算器１０によつて加算さ
れる。そして、この加算した電圧は対数−線形変
換器９により対数−線形変換された後、この対数
−線形変換された信号と検波器６による検波信号
との比較器７による比較結果によつて得られる信
号に基づいて利得可変回路２の出力が制御され
る。
４，１３内の補正対象毎に補正のための電圧を出
力し、この出力電圧は加算器１０によつて加算さ
れる。そして、この加算した電圧は対数−線形変
換器９により対数−線形変換された後、この対数
−線形変換された信号と検波器６による検波信号
との比較器７による比較結果によつて得られる信
号に基づいて利得可変回路２の出力が制御され
る。
［実施例］
第１図は本発明による出力レベル制御回路の一
実施例を示すブロツク構成図である。
実施例を示すブロツク構成図である。
図中１は入力端子、２は利得可変回路、３は増
幅器、４は減衰器、５は出力端子である。そし
て、この例では減衰器４および後述するトランス
１３によつて出力回路を構成している。６は増幅
器３の交流出力を検波し、この交流出力レベルに
対応する直流電圧信号を得る検波器であり、７は
検波器６の出力が入力される演算増幅器である。
幅器、４は減衰器、５は出力端子である。そし
て、この例では減衰器４および後述するトランス
１３によつて出力回路を構成している。６は増幅
器３の交流出力を検波し、この交流出力レベルに
対応する直流電圧信号を得る検波器であり、７は
検波器６の出力が入力される演算増幅器である。
この演算増幅器７のプラス入力側には基準電圧
発生器８による基準電圧が対数−線形変換器９を
介して加えられており、演算増幅器７の出力は利
得可変回路２の利得制御端子に加えられている。
発生器８による基準電圧が対数−線形変換器９を
介して加えられており、演算増幅器７の出力は利
得可変回路２の利得制御端子に加えられている。
ここで、検波器６、演算増幅器７、基準電圧発
生器８および利得可変回路２により自動出力レベ
ル制御回路が構成されている。
生器８および利得可変回路２により自動出力レベ
ル制御回路が構成されている。
さらに、基準電圧発生器８による基準電圧は補
正値設定用電圧発生器C1〜Cnのそれぞれに加え
られており、この補正値設定用電圧発生器C1〜
Cnは減衰器４の外部操作に連動してオン・オフ
操作される構成とされ、補正値設定用電圧発生器
C1〜Cnの出力は加算器１０に加えられている。
この加算器１０の出力は対数−線形変換器９に加
えられており、演算増幅器７のプラス入力側に加
えられている基準電圧を加算器１０の出力電圧の
対数−線形変換した値に変化させる構成とされて
いる。また、出力レベル設定回路１１は所用の出
力レベルを得るための制御回路であり、その出力
はデイジタル−アナログ変換器１２を介して加算
器１０に加えられる構成とされ、この出力レベル
設定回路１１には出力レベルがデイジタル信号で
格納されており、１ビツトにつき出力が0.01dB
変化するように設定されている。
正値設定用電圧発生器C1〜Cnのそれぞれに加え
られており、この補正値設定用電圧発生器C1〜
Cnは減衰器４の外部操作に連動してオン・オフ
操作される構成とされ、補正値設定用電圧発生器
C1〜Cnの出力は加算器１０に加えられている。
この加算器１０の出力は対数−線形変換器９に加
えられており、演算増幅器７のプラス入力側に加
えられている基準電圧を加算器１０の出力電圧の
対数−線形変換した値に変化させる構成とされて
いる。また、出力レベル設定回路１１は所用の出
力レベルを得るための制御回路であり、その出力
はデイジタル−アナログ変換器１２を介して加算
器１０に加えられる構成とされ、この出力レベル
設定回路１１には出力レベルがデイジタル信号で
格納されており、１ビツトにつき出力が0.01dB
変化するように設定されている。
一方、減衰器４の出力側は出力端５に接続され
ているとともに、トランス１３，１３を介して他
の出力端１５，１５に接続されており、各出力端
５，１５，１５により出力インピーダンスが例え
ば75Ω、50Ω、600Ωというように異なる出力イ
ンピーダンスを有するように構成されている。
ているとともに、トランス１３，１３を介して他
の出力端１５，１５に接続されており、各出力端
５，１５，１５により出力インピーダンスが例え
ば75Ω、50Ω、600Ωというように異なる出力イ
ンピーダンスを有するように構成されている。
次に、上述した出力レベル制御回路の作用を説
明する。
明する。
まず、入力端子１に加えられた高周波信号は利
得可変回路２を介して増幅器３に加えられ、増幅
器３で増幅された信号は減衰器４を介して出力端
５に加えられるとともに、検波器６を介して演算
増幅器７のマイナス入力側に加えられる。検波器
６は増幅器３からの交流信号を直流信号に変換
し、その交流信号に対応した直流電圧を演算増幅
器７のマイナス入力側に加えており、演算増幅器
７のプラス入力側には基準電圧発生器８によるプ
ラス電位が加えられているので、増幅器３の出力
が何らかの原因で変動し、基準電圧発生器８に設
定されている電圧値との間に差が生ずると、その
差に応じて演算増幅器７の出力が変化して利得可
変回路２が調整される。
得可変回路２を介して増幅器３に加えられ、増幅
器３で増幅された信号は減衰器４を介して出力端
５に加えられるとともに、検波器６を介して演算
増幅器７のマイナス入力側に加えられる。検波器
６は増幅器３からの交流信号を直流信号に変換
し、その交流信号に対応した直流電圧を演算増幅
器７のマイナス入力側に加えており、演算増幅器
７のプラス入力側には基準電圧発生器８によるプ
ラス電位が加えられているので、増幅器３の出力
が何らかの原因で変動し、基準電圧発生器８に設
定されている電圧値との間に差が生ずると、その
差に応じて演算増幅器７の出力が変化して利得可
変回路２が調整される。
こうして増幅器３の出力は自動的に調整され、
対数−線形変換器９が作動しない間は一定レベル
に保持される。
対数−線形変換器９が作動しない間は一定レベル
に保持される。
従つて、演算増幅器７のプラス入力側に印加さ
れる電圧を制御電圧とすれば、減衰器４に入力さ
れる信号は自動出力レベル制御回路による制御電
圧に対応したすなわち安定で誤差の少ないレベル
にされる。しかし、出力回路の減衰器４およびト
ランス１３によつて受けた誤差はそのまま端子
５，１５においても誤差として出力されてしま
う。
れる電圧を制御電圧とすれば、減衰器４に入力さ
れる信号は自動出力レベル制御回路による制御電
圧に対応したすなわち安定で誤差の少ないレベル
にされる。しかし、出力回路の減衰器４およびト
ランス１３によつて受けた誤差はそのまま端子
５，１５においても誤差として出力されてしま
う。
一方、出力回路の減衰器４やトランス１３の予
め既知の誤差または変動分に対応した電圧で制御
電圧を補正して自動出力レベル制御回路を制御す
れば、出力端５，１５における信号のレベルは変
動分や誤差の少ないものとすることができる。
め既知の誤差または変動分に対応した電圧で制御
電圧を補正して自動出力レベル制御回路を制御す
れば、出力端５，１５における信号のレベルは変
動分や誤差の少ないものとすることができる。
ここで、第１図の補正値設定用電圧発生器C1
〜Cnは具体的には第２図の減衰器４ａ，４ｂ，
４ｃで構成される減衰器４の各構成要素に対応し
て補正するための電圧を発生する構成とされてい
る。
〜Cnは具体的には第２図の減衰器４ａ，４ｂ，
４ｃで構成される減衰器４の各構成要素に対応し
て補正するための電圧を発生する構成とされてい
る。
また、補正値設定用電圧発生器C1〜Cnには補
正対象である減衰器４の補正、トランス１３のレ
ベルシフトするための補正等の各補正量に対応す
る電圧が設定されており、減衰器４等の操作に応
じて補正値設定用電圧発生器C1〜Cnの何れかが
選択され、その選択された補正値設定用電圧発生
器C1〜Cnのそれぞれの電圧が加算器１０に加え
られる。この加算器１０の加算出力は、対数−線
形変換器９に加えられて基準電圧発生器８から演
算増幅器７のプラス入力側に加えられる基準電圧
が、その加算出力を対数−線形変換した値で操作
される。すなわち、各補正値設定用電圧発生器
C1〜Cnのそれぞれを掛算した値で操作されるた
め、そのままデシベルを単位として扱うことがで
きる。
正対象である減衰器４の補正、トランス１３のレ
ベルシフトするための補正等の各補正量に対応す
る電圧が設定されており、減衰器４等の操作に応
じて補正値設定用電圧発生器C1〜Cnの何れかが
選択され、その選択された補正値設定用電圧発生
器C1〜Cnのそれぞれの電圧が加算器１０に加え
られる。この加算器１０の加算出力は、対数−線
形変換器９に加えられて基準電圧発生器８から演
算増幅器７のプラス入力側に加えられる基準電圧
が、その加算出力を対数−線形変換した値で操作
される。すなわち、各補正値設定用電圧発生器
C1〜Cnのそれぞれを掛算した値で操作されるた
め、そのままデシベルを単位として扱うことがで
きる。
第２図は上述した回路をさらに具体化した実施
例を示すものであり、この実施例では、３個の第
１乃至第３減衰器４ａ，４ｂ，４ｃを直列に接続
したものが減衰器４として用いられている。しか
して、第１乃至第３減衰器４ａ，４ｂ，４ｃのそ
れぞれに生ずるレベルの誤差や変動分を除去する
ための補正用の電圧が第１乃至第３補正値用電圧
発生器C1，C2，C3に設定されている。この第１
乃至第３補正値用電圧発生器C1，C2，C3はそれ
ぞれ第１乃至第３可変抵抗VR1，VR2，VR3とこ
の第１乃至第３可変抵抗VR1，VR2，VR3と直列
に接続される第１乃至第３スイツチSW1，SW2，
SW3で構成されており、この第１乃至第３スイツ
チSW1，SW2，SW3は減算器４を操作する操作ダ
イヤルＤと連動され、第１減衰器４ａが働くと第
１スイツチSW1が閉じとなり、同様に第２減衰器
４ｂが働くと第２スイツチSW2が閉じ、第３減衰
器４ｃが働くと第３スイツチSW3が閉じとなるよ
うに設定されている。
例を示すものであり、この実施例では、３個の第
１乃至第３減衰器４ａ，４ｂ，４ｃを直列に接続
したものが減衰器４として用いられている。しか
して、第１乃至第３減衰器４ａ，４ｂ，４ｃのそ
れぞれに生ずるレベルの誤差や変動分を除去する
ための補正用の電圧が第１乃至第３補正値用電圧
発生器C1，C2，C3に設定されている。この第１
乃至第３補正値用電圧発生器C1，C2，C3はそれ
ぞれ第１乃至第３可変抵抗VR1，VR2，VR3とこ
の第１乃至第３可変抵抗VR1，VR2，VR3と直列
に接続される第１乃至第３スイツチSW1，SW2，
SW3で構成されており、この第１乃至第３スイツ
チSW1，SW2，SW3は減算器４を操作する操作ダ
イヤルＤと連動され、第１減衰器４ａが働くと第
１スイツチSW1が閉じとなり、同様に第２減衰器
４ｂが働くと第２スイツチSW2が閉じ、第３減衰
器４ｃが働くと第３スイツチSW3が閉じとなるよ
うに設定されている。
これにより、例えば第１減衰器４ａのみが働き
ある減衰値に設定され、他の減衰器がスルーな状
態では、第１スイツチSW1のみが閉じて第１補正
値設定用電圧発生器C1に設定されている値に基
づいて利得可変回路２が微調整され、第１減衰器
４ａの特性によるレベルの誤差や変動分が補正さ
れる。また、第１、第２減衰器４ａ，４ｂが働き
それぞれある減衰値に設定され、第３減衰器４ｃ
がスルーな状態では、第１、第２スイツチSW1，
SW2が閉じて第１、第２補正値設定用電圧発生器
C1，C2に設定されている値が加算されるととも
に、対数−線形変換され、この値に基づいて利得
可変回路２が微調整され、第１、第２減衰器４
ａ，４ｂの各特性による乗算されたレベルの誤差
や変動分が補正される。
ある減衰値に設定され、他の減衰器がスルーな状
態では、第１スイツチSW1のみが閉じて第１補正
値設定用電圧発生器C1に設定されている値に基
づいて利得可変回路２が微調整され、第１減衰器
４ａの特性によるレベルの誤差や変動分が補正さ
れる。また、第１、第２減衰器４ａ，４ｂが働き
それぞれある減衰値に設定され、第３減衰器４ｃ
がスルーな状態では、第１、第２スイツチSW1，
SW2が閉じて第１、第２補正値設定用電圧発生器
C1，C2に設定されている値が加算されるととも
に、対数−線形変換され、この値に基づいて利得
可変回路２が微調整され、第１、第２減衰器４
ａ，４ｂの各特性による乗算されたレベルの誤差
や変動分が補正される。
ところで、上述した各実施例では、出力回路を
減衰器４によつて構成し、減衰器４による誤差や
変動分を補正して出力のレベル制御を行なう場合
について説明したが、トランス１３によつて生ず
る誤差や変動分についても上述した回路により同
様に処理することができる。
減衰器４によつて構成し、減衰器４による誤差や
変動分を補正して出力のレベル制御を行なう場合
について説明したが、トランス１３によつて生ず
る誤差や変動分についても上述した回路により同
様に処理することができる。
［発明の効果］
以上説明したように、本発明による出力レベル
制御回路は、補正対象毎に出力される電圧を加算
し、この加算した電圧を対数−線形変換し、この
対数−線形変換された信号と検波器による検波信
号との比較結果によつて得られる信号に基づいて
利得可変回路の出力を制御する構成なので、補正
対象が多数の場合でも１個の加算器と対数−線形
変換器による簡単な回路により補正を行なうこと
ができる。また、デシベルで扱うことができるの
で、回路設計も容易である。さらに、ハード的に
（特にアナログ信号により）補正を行なつている
ので、ソフトで処理（例えばデイジタル数値処
理）する方法と比べて高精度の補正が行なえると
ともに、信頼性を向上させることができる。
制御回路は、補正対象毎に出力される電圧を加算
し、この加算した電圧を対数−線形変換し、この
対数−線形変換された信号と検波器による検波信
号との比較結果によつて得られる信号に基づいて
利得可変回路の出力を制御する構成なので、補正
対象が多数の場合でも１個の加算器と対数−線形
変換器による簡単な回路により補正を行なうこと
ができる。また、デシベルで扱うことができるの
で、回路設計も容易である。さらに、ハード的に
（特にアナログ信号により）補正を行なつている
ので、ソフトで処理（例えばデイジタル数値処
理）する方法と比べて高精度の補正が行なえると
ともに、信頼性を向上させることができる。
第１図は本発明による出力レベル制御回路の一
実施例を示すブロツク構成図、第２図は同回路を
さらに具体化した実施例を示す回路ブロツク図で
る。 ２……利得可変回路、６……検波器、７……演
算増幅器（比較器）、９……対数−線形変換器、
１０……加算器、C1〜Cn……補正値設定用電圧
発生器（補正値設定用電圧発生回路）。
実施例を示すブロツク構成図、第２図は同回路を
さらに具体化した実施例を示す回路ブロツク図で
る。 ２……利得可変回路、６……検波器、７……演
算増幅器（比較器）、９……対数−線形変換器、
１０……加算器、C1〜Cn……補正値設定用電圧
発生器（補正値設定用電圧発生回路）。
Claims (1)
- 【特許請求の範囲】 １ 利得可変回路２と、該利得可変回路が出力す
る信号を検波する検波器６と、該検波器の出力と
制御電圧とを比較し、その結果に基づいて前記利
得可変回路の利得を可変する比較器７と、前記利
得可変回路からの信号を所望のレベルにして出力
する出力回路４，１３とを備えた出力レベル制御
回路において、 前記出力回路内の補正対象毎に補正のための電
圧を発生する補正値設定用電圧発生回路C1〜Cn
と、該補正値設定用電圧発生回路のそれぞれの電
圧を前記補正対象に対応して加算する加算器１０
と、該加算器により加算された電圧を対数−線形
変換し、変換された電圧を前記制御電圧として出
力する対数−線形変換器９とを具備することを特
徴とする出力レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14383881A JPS5846707A (ja) | 1981-09-14 | 1981-09-14 | 出力レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14383881A JPS5846707A (ja) | 1981-09-14 | 1981-09-14 | 出力レベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846707A JPS5846707A (ja) | 1983-03-18 |
| JPH0220008B2 true JPH0220008B2 (ja) | 1990-05-07 |
Family
ID=15348118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14383881A Granted JPS5846707A (ja) | 1981-09-14 | 1981-09-14 | 出力レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846707A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004038089B4 (de) * | 2004-08-05 | 2016-02-04 | Rohde & Schwarz Gmbh & Co. Kg | Reglergestütztes Verfahren und reglergestützte Vorrichtung zur Bestimmung der Kennlinie eines Kompensationsgliedes in einem Pegelkreis |
-
1981
- 1981-09-14 JP JP14383881A patent/JPS5846707A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846707A (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381148A (en) | Method and apparatus for calibrating a gain control circuit | |
| US4213097A (en) | Hybrid automatic gain control circuit | |
| CA1307328C (en) | Alternating current amplifier with digitally controlled frequency response | |
| US7932844B1 (en) | Circuits and methods for calibrating a frequency response of a filter | |
| JPS59148417A (ja) | デイジタル・ダイナミツク・レンジ・コンバ−タ | |
| JPH09321559A (ja) | 自動利得制御回路 | |
| JP3076874B2 (ja) | 線形化装置用制御装置 | |
| JP3706187B2 (ja) | ビデオ無線周波又は中間周波信号のａ／ｄ変換用回路 | |
| JPS62117A (ja) | 適応デイジタルフイルタ | |
| JPH0220008B2 (ja) | ||
| US5519888A (en) | Receiver incorporating an other users noise simulator (OUNS) for use in a communication system | |
| WO1997019541A1 (en) | Filtering in a receiver that uses log-polar signal processing | |
| JP3297927B2 (ja) | 信号処理回路 | |
| US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
| US6920471B2 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
| JP3211644B2 (ja) | 自動利得制御回路 | |
| US6748038B1 (en) | Method and circuit for determining signal amplitude | |
| JPH0557767B2 (ja) | ||
| US12074577B2 (en) | Active filter | |
| WO2003001662A1 (en) | Gain control of a power amplifier | |
| JP2716723B2 (ja) | 信号変換装置 | |
| JP3107680B2 (ja) | 線形送信回路 | |
| EP0110555A2 (en) | Improvements in or relating to state variable filters | |
| JP3107006B2 (ja) | 音場拡大器 | |
| JPH0638507Y2 (ja) | 受信装置 |