JPH0220079A - 超伝導回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 超伝導回路、特に、複数のジョセフソン接合素子を多層
構造で組み合わせることによって所定の論理を実現する
ようにした超伝導回路の構成に関し、 多相電源の対応する相の電流によって駆動されるそれぞ
れのゲートの間の電源位相のずれを極小にし、超伝導接
地面の電圧レベルの時間的な変動を抑制することを目的
とし、 超伝導接地面と該超伝導接地面に対して複数のジョセフ
ソン接合素子が組み合わされて構成された少なくとも１
つのゲートを備えた層構造の回路がチップ上で複数層重
ねられた構造を有し、各層の超伝導接地面はそれぞれ共
通の電位を有するように互いにコンタクト部を介して接
続され、各層のゲートは、前記チップ上に形成された電
源入力部からの配線長がほぼ同じとなるような対応する
位置に配置され、かつ、該電源入力部を介して供給され
る所定の位相差だけ互いにずれた多相平衡電源の対応す
る相の電流によって駆動されるように構成する。

〔産業上の利用分野］ 本発明は、超伝導回路に関し、特に、複数のジョセフソ
ン接合素子を多層構造で組み合わせることによって所定
の論理を実現するようにした超伝導回路の構成に関する
。

近年、ジョセフソン素子としてニオブ・酸化アルミニウ
ム・ニオブ（Ｎｂ／ａｌｏ、　／Ｎｂ）接合を用いた集
積回路の高速動作が数多（報告されている。これらの回
路においては、Ｎｂ／ＡＩＯ，／Ｎｂ接合の他、二酸化
珪素（ＳｉＯ□）の層間絶縁膜、モリブデン（Ｍｏ）の
抵抗等が用いられているが、更に、バイアススパッタ法
によるＳｉＯ□膜を眉間絶縁膜に用いた平坦化技術も進
歩し、多層構造のジョセフソン接合の作製も可能となっ
てきた。

〔従来の技術］ ジョセフソン接合素子を用いた論理回路においては、該
素子を多相電源（多くの場合、オフセット付正弦波の３
相電源）で駆動する方式が用いられている。以下、３相
電源駆動力式を用いる必要性について第３図を参照しな
がら説明する。

同図（ａ）は磁界結合形ジョセフソン接合素子の構造を
斜視的に表したもので、３１はシリコン（Ｓｉ）基板、
３２はＮｂの接地面（グランドプレーン）、３３ハＮｂ
のベース電極、３４はＡＩＯ，のトンネル絶縁膜、３５
はＮｂの対向電極、３６はＮｂの入力信号線、１．１は
バイアス電流、ＩＣはジョセフソン接合（図中、破線で
示されるＪの部分）に磁界を与えるための入力電流、を
それぞれ示す。なお、グランドプレーンとベース電極の
間等、超伝導膜間の絶縁層は省略して描かれている。第
３図（ｂ）および（ｃ）はジョセフソン接合素子を等価
的に表したもので、図中、×印で示されている部分がジ
ョセフソン接合Ｊに対応する。また、３７は負荷抵抗で
あって、同図（ａ）には図示されていないが、次段に接
続されるべきジョセフソン接合素子の接合部に磁界を与
えるための入力電流を流すために用いられる。

同図（ｂ）に示されるように入力電流■。がＯの時は、
ジョセフソン接合Ｊにおける臨界電流が変化しないので
、ジョセフソン接合素子は「ゼロ電圧状態」となる。こ
の状態ではバイアス電流■。

は実質的に該接合のみに−流れ（Ｉｌ＝　Ｉｌｌ　）　
、負荷抵抗３７には電流は流れない。一方、同図（ｃ）
に示されるように入力信号線３６に所定の入力電流１ｃ
を流すと、ジョセフソン接合Ｊに磁界が与えられて該接
合の臨界電流が変化し、ジョセフソン接合素子は「電圧
状態」にスイッチする。これによって、該接合にはバイ
アス電流Ｉ、のうちごくわずかの電流■１が流れ、大部
分の電流■、　（）　Ｉ＋）は負荷抵抗３７の方に分流
する。この分流した電流Ｉ２は、次段に接続されている
ジョセフソン接合素子の接合Ｊ°に磁界を与えるための
入力電流として用いられる。

ジョセフソン接合素子は、「ゼロ電圧状態」から「電圧
状態」に移行させる場合には入力信号線３６に所定の入
力電流■。を流すだけでよいが、逆に「電圧状態」から
「ゼロ電圧状態」に移行させる場合には、単に入力電流
Ｉ、を０にするだけでは駄目で、バイアス電流Ｉｎ自体
を所定■以下に減少させる必要がある。しかしながら、
バイアス電流が減少すると、そのバイアス電流の供給を
受けていたジョセフソン接合に保持されているデータが
喪失されるという不都合が生じる。これに対処するため
には、そのデータを保持するラッチ回路等のデータ保持
回路をチップ上に設ける必要がある。ところがそのよう
な回路は、チップ上の全体の回路構成を複雑にするばか
りが、チップ上に占めるスペースの増大にもつながるの
で、好ましいとは言えない。

このような事情に鑑み、上述した３相電源駆動力式が採
用されている。これは、第４図に示されるように、互い
に位相的に１２０°ずっずれた直流オフセット付き３相
平衡正弦波電流φ１、φ２、φ３によって複数のジョセ
フソン接合素子（以下、複数のジョセフソン接合素子が
組み合わされて構成された機能ブロック単位をゲートと
称する）を駆動する方式である。

例えば、第５図に従来形の一例として示されるように、
連鎖状に接続されたゲート５１．５２．５３．５４にそ
れぞれ順次、バイアス電流として正弦波電流φ１、φ２
、φ３、φ１、・・・・・・、を供給する。

第４閏を参照すると、バイアス電流φ、が減少し、その
バイアス電流の供給を受けていたゲート５１に保持され
ているデータがｔｌの時点で喪失されようとすると、次
段のゲート５２に供給されているバイアス電流φ２が所
定量以上に増大しているので、ゲート５１の出力、すな
わち喪失されようとするデータはゲート５２にシフトさ
れ、保持される。同様に、む２の時点ではゲート５２か
らゲート５３にデータがシフトされ、保持される。さら
にｔ３の時点では、ゲート５３から、バイアス電流φ１
の供給を受けているゲート５４にデータがシフトされ、
保持される。以降同様にして、当初のデータが順次ゲー
ト内をシフトしていく。

従って、ジョセフソン接合素子（ゲート）を３相電源で
駆動することにより、ゲート間にラッチ回路を設ける必
要が無くなる。また、各ゲートに供給されるバイアス電
流φ、〜φ、の総量は一定で、時間的に変動しないので
、各ゲートが形成されたグランドプレーンに流れ込む電
流の総量も一定となり、該グランドプレーンの電圧レベ
ルも一定で安定する。

〔発明が解決しようとする課題］ 上述した従来形の３相電源駆動力式においては、グラン
ドプレーンに流れ込む電流の総量を一定にし、グランド
プレーンの電圧レベルを安定化させるためには、３相の
バイアス電流φ１〜φ３の位相がチップ上で正確に１２
０°ずつずれていることが絶対必要である。

第６図に示されるように、チップ上に形成された超伝導
回路は、低温（例えば−４，２Ｋ）の液体ヘリウム中に
保持され、ゲートの試験・測定等を行う場合に室温中に
置かれた電源から３相電流の供給を受けるようになって
いる。従来は、室温側に置かれた電源装置の出力部にお
いて各相°の位相を調整するか、液体ヘリウム中に置か
れたチップのグランド電位の変動が最小となるように電
源側で位相を調整していた。ところがこの調整は、あく
まで、チップ上に形成された電源人力部（パッド）の位
置における位相調整である。また、チップは冷凍器によ
って冷やされることもある。

従って、第７図に一例として示されるように、チップ５
０内において各バッドＰ１〜Ｐ、からそれぞれ対応のゲ
ート５１〜５３までの電源線の長さが互いに異なってい
るような場合には、チップ内で各電流波形に位相遅れが
生じるので、本当の意味での位相合わせをチップの外部
から行うことは不可能となる。つまり、各ゲートからグ
ランドプレーンを介してグランドパッドＰ０に流れ込む
電流の総量が時間的に変動する可能性があり、それによ
って、グランドプレーンの電圧レベルが不安定になると
いう不都合が生じる。これは、グランドプレーン上に形
成された超伝導回路に時として誤動作をひきおこす要因
となり得るので、好ましいとは言えない。

本発明は、かかる従来技術における課題に鑑み創作され
たもので、多相電源の対応する相の電流によって駆動さ
れるそれぞれのゲートの間の電源位相のずれを極小にし
、超伝導接地面（グランドプレーン）の電圧レベルの時
間的な変動を抑制することができる超伝導回路を提供す
ることを目的としている。

［課題を解決するための手段］ 上述した従来技術における課題を解決するために、本発
明による超伝導回路は、超伝導接地面と該超伝導接地面
に対して複数のジョセフソン接合素子が組み合わされて
構成された少なくとも１つのゲートを備えた層構造の回
路がチップ上で複数層重ねられた構造を有′し、各層の
超伝導接地面はそれぞれ共通の電位を有するように互い
にコンタクト部を介して接続され、各層のゲートは、前
記チップ上に形成された電源入力部からの配線長がほぼ
同じとなるような対応する位置に配置され、かつ、該電
源入力部を介して供給される所定の位相差だけ互いにず
れた多相平衡電源の対応する相の電流によって駆動され
るようになっている。

〔作　用］ チップ上に重ねられて構成された各層のゲートは、チッ
プ上の電源入力部からの配線長がほぼ同じとなるような
対応する位置にそれぞれ配置されているので、各ゲート
に供給されるそれぞれの駆動電流の間に生じる位相ずれ
を極小にすることができる。それによって、各層のゲー
トに対応する多相平衡電源の電流の総和はほぼ一定とな
り、超伝導接地面の電圧レベルの時間的な変動は抑制さ
れ得る。これは、超伝導接地面上に形成された超伝導回
路の動作の信幀性を高めるのに寄与するものである。

（実施例〕 第１図には本発明の一実施例の超伝導回路を構成するゲ
ートの配置形態が分解した形態で斜視的に示される。

本実施例の回路は、超伝導接地面（グランドプレーン）
を有する層構造のジョセフソン回路がチップ上で３層に
重ねられた構造を有しており、接合には、第３図に示さ
れるようなＮｂ／Ａｌ０Ｘ／Ｎｂジョセフソン接合を用
い、バイアススパッタ法による５ｉ（ｈ膜を層間絶縁膜
に用いることにより、３層のジョセフソン回路を実現し
ている。各層のジョセフソン回路は複数のゲートが組み
合わされて構成され、さらに各ゲートは、複数のジョセ
フソン接合素子が組み合わされて構成されている。

第１図において、ＳはＳｉ基板すなわちチップを示し、
該チップの周辺には電源パッドｐ、−ｐ、およびグラン
ドパッドＰ０が形成されている。電源パッドＰ１〜Ｐ、
にはそれぞれ、第４図に示されるような互いに位相的に
１２０°ずつずれた直流オフセント付き３相平衡電源の
正弦波電流φ１〜φ３が供給されるようになっている。

ＣＰ、−ＧＰ、ｌはそれぞれＮｂのグランドプレーンを
示し、Ｇｌｌ〜Ｇｆｆｌ　はそれぞれ対応のグランドプ
レーンに対して形成された、各層のジョセフソン回路の
一部を構成するゲートを示す。また、Ｃ３〜Ｃ３は各層
のグランドプレーンを互いに接続するためのコンタクト
部を示し、各層のグランドプレーンＧＰＩ　〜ＧＰ、は
該コンタクト部を介してチップ上のグランドパッドＰ０
に接続されている。なお、第１図の例示では説明の簡単
化のため、ゲートを構成するジョセフソン接合素子のベ
ース電極と各グランドプレーンとの間等、超伝導膜間の
絶縁層は省略して描かれている。

第２図には第１図におけるゲートの接続形態が模式的に
示される。

同図に示されるように、グランドプレーンＧＰ。

〜ＧＰ３に対してそれぞれ形成されたゲー）Ｇｚ〜Ｇ３
１　は、それぞれ対応の電源パッドＰ、〜Ｐ３から所定
の配線長Ｌ−Ｊ！、だけ隔たった位置に配置され、互い
に位相の異なる３相平衡圧弦波電流φ１〜φ、の供給を
受けている。各ゲートＧ１１−Ｇ３１の配置に際しては
、各配線長Ｉ！１〜１３が同じになるように留意する必
要がある。信号の流れとしては、電源φ、の供給を受け
ているゲートＧｚの出力は電源φ２の供給を受けている
ゲートＧ２．に入力され、また、ゲートＧｚ＋の出力は
電源φ、の供給を受けているゲート島、に入力され、さ
らに、ゲートＧｚ＋　の出力は電源φｌの供給を受けて
いるゲー１−Ｇ、□に入力されている。以降同様にして
、電源の位相の順序φ、→φ２→φ３→φ１→・・・・
・・に応じてゲートが連鎖状に接続されている。

このように本実施例では、第３図に示されるような構造
を有するジョセフソン接合素子を適宜組み合わせて構成
された少な（とも１つのゲートと該ゲートに対応するグ
ランドプレーンからなる層構造のジョセフソン回路を、
バイアススパッタ法によるＳｉＯ□膜を層間絶縁膜に用
いた平坦化技術を利用して３層に重ね合わせ、かつ、各
層のゲートを、チップ上に形成された電源バッドからの
配線長がほぼ同じとなるよ′うに配置すると共に、各ゲ
ートを３相平衡電源によって駆動しているので、チップ
内において各ゲートに供給されるそれぞれの電流の間に
生じる位相ずれを極小にすることができる。その結果、
各グランドプレーンに流れ込む電流の総和は時間に対し
てほぼ一定となる。つまり、グランドプレーン上の電圧
レベルの時間的な変動を最小限に抑制することができる
ので、回路誤動作の防止に寄与させることができる。

なお、上述した実施例では各ゲートを３相平衡電源によ
って駆動した場合について説明したが、本発明は、それ
に限定されず、３相以外の多相電源駆動方式に対しても
適用可能である。

〔発明の効果〕

以上説明したように本発明によれば、多相電源の対応す
る相の電流によって駆動されるそれぞれのゲートの間の
電源位相のずれを極小にし、グランドプレーンの電圧レ
ベルの時間的な変動を抑制することができる。これは、
グランドプレーン上に形成された回路が誤動作すること
なく安定して動作することに寄与する。

【図面の簡単な説明】

第１図は本発明の一実施例の超伝導回路を構成するゲー
トの配置形態を示す分解斜視図、第２図は第１図におけ
るゲートの接続形態を模式的に示した図、 第３図（ａ）〜（ｃ）はジョセフソン接合素子の作用を
説明するための図、 第４図はゲート駆動用３相電源の波形図、第５図は従来
形におけるゲートの接続形態を模式的に示した図、 第６図はゲート駆動用電源の供給形態を示す図、第７図
は第５図におけるゲートの配置形態の一例を示す平面図
、 である。 （符号の説明） ＧＩｌ＋Ｇ！Ｉ＋Ｇ３１　　・・・ゲート、ＧＰ＋　、
　Ｇｈ、　ＧＰｉ・・・超伝導接地面（グランドプレー
ン）、 Ｓ・・・チップ、 ＣＩ＋Ｃ！＋Ｃ１・・・（超伝導接地面の）コンタクト
部、Ｐｌ、Ｐｚ、Ｐ３・・・（チップ上の）電源入力部
、！８，２□、２．・・・配線長、 φ１．φ２．φ３・・・多相平衡電源の各相の電流。 第１図 門＋　Ｐ１＋　Ｐ２　、Ｐ３・・　バッド第１図におけ
るゲートの接続形態を模式的に示した図第２図 第４図 従来形におけるゲ トの接続形態を模式的に示した図 第５図 ゲート駆動用電源の供給形態を示す因 業 図

Claims (1)

1. 【特許請求の範囲】 超伝導接地面（ＧＰ＿１、ＧＰ＿２、ＧＰ＿３）と該超
   伝導接地面に対して複数のジョセフソン接合素子が組み
   合わされて構成された少なくとも１つのゲート（Ｇ＿１
   ＿１、Ｇ＿２＿１、Ｇ＿３＿１）を備えた層構造の回路
   がチップ（Ｓ）上で複数層重ねられた構造を有し、 各層の超伝導接地面はそれぞれ共通の電位を有するよう
   に互いにコンタクト部（Ｃ＿１、Ｃ＿２、Ｃ＿３）を介
   して接続され、 各層のゲートは、前記チップ上に、形成された電源入力
   部（Ｐ＿１、Ｐ＿２、Ｐ＿３）からの配線長（ｌ＿１、
   ｌ＿２、ｌ＿３）がほぼ同じとなるような対応する位置
   に配置され、かつ、該電源入力部を介して供給される所
   定の位相差だけ互いにずれた多相平衡電源の対応する相
   の電流（φ＿１、φ＿２、φ＿３）によって駆動される
   ことを特徴とする超伝導回路。