JPH0577352B2 - - Google Patents

Info

Publication number
JPH0577352B2
JPH0577352B2 JP63264012A JP26401288A JPH0577352B2 JP H0577352 B2 JPH0577352 B2 JP H0577352B2 JP 63264012 A JP63264012 A JP 63264012A JP 26401288 A JP26401288 A JP 26401288A JP H0577352 B2 JPH0577352 B2 JP H0577352B2
Authority
JP
Japan
Prior art keywords
power supply
josephson
josephson junctions
branch
supply regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63264012A
Other languages
English (en)
Other versions
JPH02112288A (ja
Inventor
Hideo Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP63264012A priority Critical patent/JPH02112288A/ja
Publication of JPH02112288A publication Critical patent/JPH02112288A/ja
Publication of JPH0577352B2 publication Critical patent/JPH0577352B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 ［概 要］ パワーサプライレギユレータに係り、特にジヨ
セフソン集積回路のジヨセフソン論理ゲートにパ
ワーを供給するパワーサプライ回路に用いられる
レギユレータに関し、 デユーテイ比が大きくかつタイミング機能を有
すると共に、簡単な回路で構成されて占有面積の
小さいパワーサプライレギユレータを提供するこ
とを目的とし、 電源と接地との間に挿入され、第１の複数のジ
ヨセフソン接合および第１の抵抗が直列接続され
ている第１のブランチと、前記第１のブランチに
並列に接続され、第２の複数のジヨセフソン接合
および第２の抵抗が直列接続されている第２のブ
ランチと、前記第１および第２の複数のジヨセフ
ソン接合に磁界結合され、臨界電流を制御する磁
界制御線とを有し、前記第１の複数のジヨセフソ
ン接合と前記第１の抵抗との接続点および／また
は前記第２の複数のジヨセフソン接合と前記第２
の抵抗との接続点から電力を取り出すように構成
する。
［産業上の利用分野］ 本発明は、パワーサプライレギユレータに係
り、特にジヨセフソン集積回路のジヨセフソン論
理ゲートにパワーを供給するパワーサプライ回路
に用いられるレギユレータに関する。
一般に、ジヨセフソン論理ゲートは、その臨界
電流以下にバイアスされた状態において、入力信
号が与えられ、この入力信号により臨界電流を越
えることによつて、スイツチングが行われる。そ
してその動作が安定して行なわれるためには、バ
イアス電流が安定することが必要である。このた
めバイアス電流を供給するパワーサプライ回路
に、バイアス電流を安定させるレギユレータが設
けられている。
［従来の技術］ 従来のパワーサプライレギユレータを第６図を
用いて説明する。
第６図において、交流電源v0と接地GNDとの
間に挿入されているパワーサプライレギユレータ
１３は、複数のジヨセフソン接合J31，J32，J33，
J34が直列接続されて構成されている。
いま、電源v0から供給される正弦波電流がゼロ
から徐々に増加すると、最初は全部の電流がパワ
ーサプライレギユレータ１３から接地GNDに流
れ、パワーサプライレギユレータ１３の出力はゼ
ロである。このパワーサプライレギユレータ１３
に流れる電流がジヨセフソン接合J31，J32，J33，
J34の臨界電流を越えると、パワーサプライレギ
ユレータ１３はスイツチされて、パワーサプライ
レギユレータ１３の出力電流はサプライ抵抗
R51，R52，R53，…を介して、それぞれジヨセフ
ソン論理ゲートG31，G32，G33，…に流れ始め
る。
出力電圧はnVg（ただし、Vgはギヤツプ電圧、
ｎは直列接続されたジヨセフソン接合の数であ
り、第６図においては、ｎ＝４である）である。
このときジヨセフソン接合J31，J32，J33，J34は
低電圧特性を示し、さらに電源からの供給電流が
増加しても出力電圧は変化しない。従つて、出力
電圧はnVgでクリツプされ、それ以上の出力電流
はジヨセフソン論理ゲートG31，G32，G33，…に
は流れない。
電源v0からの電流が減少して出力電圧がnVgよ
り低下すると、ジヨセフソン接合J31，J32，J33，
J34はサブギヤツプ領域に入り、出力電流へは正
弦波状に減少していく。
このようにして、交流電源v0からの正弦波電力
を両極性パルスに変換して、ジヨセフソン論理ゲ
ートG31，G32，G33，…に供給する。
しかしながら、上記従来のパワーサプライレギ
ユレータにおいては、複数のジヨセフソン接合の
臨界電流のばらつきをなくすことは実際には不可
能であり、従つてこの臨界電流のばらつきによつ
てジヨセフソン接合が順次電圧転移していくた
め、パワーサプライレギユレータの出力波形が階
段状波形になり、１周期の中で電圧振幅が一定な
時間比であるデユーテイ比が小さくなるという問
題があつた。
この問題を解決するために、第７図に示される
ようなパワーサプライレギユレータが提案されて
いる（特願昭62−171551号参照）。
第７図において、電源v0と接地GNDとの間に
挿入されているパワーサプライレギユレータ１４
は、複数のジヨセフソン接合J41，J42，J43，J44
および抵抗R61が直列接続されている第１のブラ
ンチと、複数のジヨセフソン接合J45，J46，J47，
J48および抵抗R62が直字列接続されている第２の
ブランチとが並列に接続されて構成されている。
そして抵抗Ｒ６１とＲ６２との接続点が電源v0に
接続され、ジヨセフソン接合J44とジヨセフソン
接合J48との接続点が接地GNDに接続されてい
る。
さらに複数のジヨセフソン接合J41，J42，J43，
J44と抵抗Ｒ６１との接続点および複数のジヨセ
フソン接合J45，J46，J47，J48と抵抗Ｒ６２との
接続点にはそれぞれ出力端子Ａ，Ｂが設けられて
いる。そしてこれらの出力端子Ａ，Ｂは、サプラ
イ抵抗R71，R72，R73，…を介して、ジヨセフソ
ン論理ゲートG41，G42，G43，…に接続されてい
る。
この提案によれば、電源v0からの電流が最小の
臨界電流値を有するジヨセフソン接合の臨界電流
を越え、例えば第１のブランチのあるジヨセフソ
ン接合J41が電圧状態にスイツチすると、この第
１のブランチに流れていた電流が他方の第２のブ
ランチに流れ込む。これによつて第２のブランチ
に流れる電流はジヨセフソン接合J45，J46，J47，
J48の臨界電流より十分に大きくなり、第２のブ
ランチの全部のジヨセフソン接合J45，J46，J48，
J48を速やかに電圧状態にスイツチする。その結
果、第２のブランチに流れる電流は、今度は第１
のブランチに流れ込み、第１のブランチのスイツ
チしていないジヨセフソン接合J42，J43，J44を全
てスイツチさせる。
このようにして、パワーサプライレギユレータ
１４の全てのジヨセフソン接合J41，J42，…，J48
を同時にスイツチさせることにより、デユーテイ
比を大きくすることができる。
ところで、集積回路を作製する際にはバイアス
電流の立ち上がるタイミングを可変にする必要が
多々ある。例えば排他的論理和ゲートやタイムド
インバータ（Timed Inverter）等の論理ゲート
に対するパワーサプライ回路は、制御電流とタイ
ミングの異なるバイアス電流を発生しなければな
らない。しかしながら、上記提案のパワーサプラ
イレギユレータは、バイアス電流の立上がりタイ
ミングを可変にすることはできない。
この課題を解決するために、第８図に示される
ような直列SQUID（量子干渉形素子）形パワーサ
プライレギユレータが提案されている（電子通信
学会論文誌 ‘86／５ Vol.J69‐Ｃ No.５
p629参照）。
第８図ａにおいて、電源v0と接地GNDの間に
挿入されているパワーサプライレギユレータは、
磁界結合型のSQUID１５１，１５２，１５３，
１５４を直列に接続し、出力線をSQUID１５１，
１５２，１５３，１５４の磁界制御線１６とする
構造になつている。なお、図中の抵抗R81，R91
は、それぞれ測定の都合上設けた抵抗および等価
負荷抵抗である。
そしてこれらのSQUID１５１，１５２，１５
３，１５４はそれぞれ、第８図ｂに示されるよう
に、２個のジヨセフソン接合J51，J52と２個のイ
ンダクタンスL21，L22を有する超伝導リングで、
２個のインダクタンスL21，L22の接続点にバイア
ス電流を与える端子が設けられている。そしてこ
の２接合SQUID１５１，１５２，１５３，１５
４には、それぞれ磁界接合線１６が２回結合され
ている。
この従来の直列SQUID形パワーサプライレギ
ユレータは、磁界結合型のSQUIDを用いて臨界
電流を変化させ、かつ出力電流をSQUIDの磁界
制御線にフイードバツクすることによつて、１個
のSQUIDが電圧転移すると残りのSQUIDも電圧
転移するようになつている。
従つて、臨界電流値にばらつきがあつても全て
のSQUIDをはぼ同時に電圧転移すると共に、磁
界接合線による臨界電流の制御によつてスイツチ
のタイミングを制御することができる。
［発明が解決しようとする課題］ しかしながら、上記従来のタイミング機能を有
する直列SQUID形パワーサプライレギユレータ
は、SQUIDを用いているために回路構成が複雑
化するという問題がある。
また、SQUIDと磁界結合線との磁界結合度を
高めるためにインダクタンスを大きくする必要が
あり、そのために占有面積が大きくなるという問
題もある。
そこで本発明は、デユーテイ比が大きくかつタ
イミング機能を有すると共に、簡単な回路で構成
されて占有面積の小さいパワーサプライレギユレ
ータを提供することを目的とするものである。
［課題を解決するための手段］ 上記課題は、電源と接地との間に挿入され、第
１の複数のジヨセフソン接合および第１の抵抗が
直列接続されている第１のブランチと、前記第１
のブランチに並列に接続され、第２の複数のジヨ
セフソン接合および第２の抵抗が直列接続されて
いる第２のブランチと、前記第１および第２の複
数のジヨセフソン接合に磁界結合され、臨界電流
を制御する磁界制御線とを有し、前記第１の複数
のジヨセフソン接合と前記第１の抵抗との接続点
および／または前記第２の複数のジヨセフソン接
合と前記第２の抵抗との接続点から電力を取り出
すことによつて達成される。
［作 用］ すなわち本発明は、複数のジヨセフソン接合を
有するブランチを並列に接続しているため、ジヨ
セフソン接合の臨界電流にばらつきがあつても、
２つのブランチの間で電流のやり取りを行なうこ
とにより、全てのジヨセフソン接合をほぼ同時に
電圧状態にスイツチする。また、磁界結合線によ
つて全てのジヨセフソン接合の臨界電流を制御す
ることにより、スイツチのタイミングを制御す
る。
［実施例］ 以下、本発明を図示する実施例に基づいて具体
的に説明する。
第１図は本発明の第１の実施例によるパワーサ
プライレギユレータを示す回路図、第２図は第１
図に示すパワーサプライレギユレータの平面図、
第３図および第４図はそれぞれ第２図に示すパワ
ーサプライレギユレータの部分斜視図および部分
断面図である。
第１図において、交流電源v0と接地GNDとの
間に、パワーサプライレギユレータ１が挿入され
ている。このレギユレータ１は、抵抗R11および
複数のジヨセフソン接合J11，J12，JJ13，J14が直
列接続されている第１のブランチと、抵抗R12お
よび複数のジヨセフソン接合J15，J16，J17，J18
が直列接続されている第２のブランチとが、並列
に接続されている。
また、全てのジヨセフソン接合J11，J12，…，
J18には、磁界制御線２が結合されている。この
磁界制御線２は、電流源i0に接続されている。
そして抵抗R11と抵抗R12との接続点が電源v0に
接続され、ジヨセフソン接合J14とジヨセフソン
接合J18との接続点が接地GNDに接続されてい
る。
さらに抵抗R11とのジヨセフソン接合J11との接
続点および抵抗R12とジヨセフソン接合J15との接
続点にはそれぞれ出力端子Ａ，Ｂが設けられ、サ
プライ抵抗Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４を介
して、ジヨセフソン論理ゲートG11，G12，G13，
…にそれぞれ接続している。第２図において、電
源v0に接続されている基部電極３１は、抵抗R11，
R12を介して、基部電極３２，３３に接続されて
いる。これらの基部電極３２，３３は、それぞれ
ジヨセフソン接合J11，J15を介して、対向電極４
１，４２に接続されている。これらの対向電極４
１，４２は、それぞれジヨセフソン接合J12，J16
を介して、基部電極３４，３５に接続されてい
る。これらの基部電極３４，３５は、ジヨセフソ
ン接合J13，J17を介して、対向電極４３，４４に
接続されている。これらの対向電極４３，４４
は、ジヨセフソン接合J14，J18を介して、基部電
極３６に接続されている。そしてこの基部電極３
６は、接地GNDに接続されている。
なお、これらの基部電極３１，３２，…，３６
および対向電極４１，４２，４３，４４は、共に
超伝導体、例えばニオブNbから形成されている。
また、ジヨセフソン接合J11，J12，…，J18上に
は磁界制御線２が設けられて、磁界結合されてい
る。さらに基部電極３２，３３は、図示はしない
が、サプライ抵抗R21，R22，R23，…を介して、
ジヨセフソン論理ゲートG21，G22，G23，…にそ
れぞれ接続されている。
なお、磁界制御線２、基部電極３１，３２，
…，３６、および対向電極４１，４２，４３，４
４は、共に超伝導体、例えばニオブNbから形成
されている。
この第２図に示されたパワーサプライレギユレ
ータ１におけるジヨセフソン接合J11の部分の斜
視図および断面図をそれぞれ第３図および第４図
に示す。シリコンSi基板５上に、超伝導体例えば
ニオブNbからなるグランドプレーン６が形成さ
れている。このグランドプレーン６上には、グラ
ンドプレーン絶縁層７を介して、基部電極３２が
形成されている。この基部電極３２上には、例え
ばAlOXからなるトンネル酸化膜８を介して、対
向電極４１が形成されており、ジヨセフソン接合
J11を構成している。このジヨセフソン接合J11部
以外の基部電極３２と対向電極４１とは、層間絶
縁層９１によつて絶縁されている。さらにジヨセ
フソン接合J11上方には、層間絶縁層９２を介し
て、磁界制御線２が設けられている。
次に、動作を説明する。
電源v0からの電流が最小の臨界電流値を有する
ジヨセフソン接合の臨界電流を越え、一方のブラ
ンチのあるジヨセフソン接合、例えば第１のブラ
ンチのジヨセフソン接合J11が電圧状態にスイツ
チすると、このジヨセフソン接合J11を含む第１
のブランチに流れていた電流が他方の第２のブラ
ンチに流れ込む。
これによつて第２のブランチに流れる電流がこ
れらのジヨセフソン接合J15，J16，J17，J18の臨
界電流より十分に大きくなり、ジヨセフソン接合
J15，J16，J17，J18の全てが速やかに電圧状態に
スイツチする。
その結果、今度はジヨセフソン接合J15，J16，
J17，J18の臨界電流より十分に大きな電流が第１
のブランチに流れ込んで、この第１のブランチの
まだスイツチしていないジヨセフソン接合J12，
J13，J14を全てスイツチする。
このように、第１の実施例によれば、各ジヨセ
フソン接合の臨界電流のばらつきがあつても、並
列に接続された２つのブランチの間で電流のやり
取りを行なうことにより、全てのジヨセフソン接
合J11，J12，…，J18をほぼ同時にスイツチするこ
とができる。このことによつて、デユーテイ比を
大きくすることができる。
また、磁界制御線２によつて、全てのジヨセフ
ソン接合J11，J12，…，J18の臨界電流を制御す
る。そして電源v0から供給される電流が、この制
御された臨界電流を越えるとジヨセフソン接合は
電源状態にスイツチされる。こうして磁界制御線
２により、ジヨセフソン接合J11，J12，…，J18の
スイツチのタイミングを、従つてパワーサプライ
レギユレータ１のスイツチのタイミングを制御す
ることができる。すなわちこのパワーサプライレ
ギユレータ１は、排他的論理和ゲート、タイムド
インバータ等の論理ゲートの動作に必要なタイミ
ング機能を有することができる。こうしてジヨセ
フソン集積回路に幅広く適用することができる。
そしてこの第１の実施例によるパワーサプライ
レギユレータ１は単接合のジヨセフソン接合J11，
J12，…，J18を用いているため、回路構成が簡単
化され、その占有面積も小さくなる。
また、第１の実施例においては、磁界制御線２
の感度が厳しく問われることがないため、占有面
積が大きくなることはない。
このようにして、回路構成が簡単で占有面積も
小さい、タイミング機能を有するパワーサプライ
レギユレータが形成される。
次に、本発明による第２の実施例を第５図を用
いて説明する。
第５図は本発明の第２の実施例によるパワーサ
プライレギユレータを示す回路図である。
この第２の実施例は、第１図に示したパワーサ
プライレギユレータ１におけるジヨセフソン接合
J11，J12，…，J18の替わりに、パワーサプライレ
ギユレータ１０においてそれぞれ２接合SQUID
１１１，１１２，…，１１８を用いたものであ
る。
すなわち第５図ａにおいて、抵抗R31および複
数のSQUID１１１，１１２，１１３，１１４が
直列接続されている第１のブランチと、抵抗R32
および複数のSQUID１１５，１１６，１１７，
１１８が直列接続されている第２のブランチとが
並列に接続されて構成されている。また、全ての
SQUID１１１，１１２，…，１１８には、磁界
制御線１２が結合され、この磁界制御線１２は、
電流源i0に接続されている。
そして抵抗Ｒ３１と抵抗Ｒ３２との接続点が交
流電源v0に接続され、SQUID１１４とSQUID１
１８との接続点が接地GNDに接続されている。
さらに抵抗Ｒ３１とのSQUID１１１との接続点
および抵抗Ｒ３２とSQUID１１５との接続点に
はそれぞれ出力端子Ａ，Ｂが設けられ、サプライ
抵抗R41，R42，R43，…を介して、ジヨセフソン
論理ゲートG21，G22，G23，…にそれぞれ接続さ
れている。
これらのSQUID１１１，１１２，…，１１８
は、第６図ａに示されるように、２個のジヨセフ
ソン接合J21，J22と２個のインダクタンスL11，
L12を有する超伝導リングで、２個のインダクタ
ンスL11，L12の接続点にバイアス電流を与える端
子が設けられている。そしてこれらの２接合
SQUID１１１，１１２，…，１１８には、磁界
制御線１２が１回結合されている。
このような第２の実施例によるパワーサプライ
レギユレータ１０の動作は、第１図に示した第１
の実施例と同様である。
なお、第２の実施例においては２接合SQUID
を用いたが、これらの替わりに３接合SQUIDを
用いてもよいし、さらにそれ以上の接合の
SQUIDを用いてもよい。
また、上記第１および第２の実施例において
は、２つの出力端子Ａ，Ｂからジヨセフソン論理
ゲートに出力しているが、必ずしも２端子にする
必要はなく、一方の端子のみから出力してもよ
い。
［発明の効果］ 以上のように本発明によれば、複数のジヨセフ
ソン接合を有するブランチを並列に接続すると共
に、これらのジヨセフソン接合の臨界電流を磁界
結合線によつて制御しているため、簡単な回路構
成によつて、全てのジヨセフソン接合をほぼ同時
にスイツチすることができると共に、このスイツ
チのタイミングを制御することができる。
このことによつて、デユーテイ比が大きくて安
定性の高いバイアス電流を供給することができる
パワーサプライレギユレータが、小さな占有面積
でかつタイミング機能を有することができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例によるパワーサ
プライレギユレータを示す回路図、第２図は第１
図に示すパワーサプライレギユレータの平面図、
第３図および第４図はそれぞれ第２図に示すパワ
ーサプライレギユレータの部分斜視図および部分
断面図、第５図は本発明の第２の実施例によるパ
ワーサプライレギユレータを示す回路図、第６図
は従来のパワーサプライレギユレータを示す回路
図、第７図は提案されているパワーサプライレギ
ユレータを示す回路図、第８図は従来の直列
SQUID形パワーサプライレギユレータを示す回
路図である。 図において、１，１０，１３，１４……パワー
サプライレギユレータ、２，１２，１６……磁界
制御線、３１，３２，…，３６……基部電極、４
１，４２，４３，４４……対向電極、５……シリ
コンSi基板、６……グランドプレーン、７……グ
ランドプレーン絶縁層、８……トンネル酸化膜、
９１，９２……層間絶縁層、１１１，１１２，
…，１１８，１５１，１５２，１５３，１５４…
…SQUID、J11，J12，…，J18，J21，J22，J31，
J32，J33，J34，J41，J42，…，J48，J51，J52……
ジヨセフソン接合、R11，R12，R31，R32，R61，
R62，R81，R91……抵抗、R21，R22，R23，R41，
R42，R43，51，R52，R53，R71，R72，R73……サプ
ライ抵抗、G11，G12，G13，G21，G22，G23，
G31，G32，G33，G41，G42，G43……ジヨセフソ
ン論理ゲート、L11，L12，L21，L22……インダク
タンス、v0……電源、GND……接地、i0……定
電流源、Ａ，Ｂ……出力端子。

Claims (1)

  1. 【特許請求の範囲】 １ 電源と接地との間に挿入され、第１の複数の
    ジヨセフソン接合および第１の抵抗が直列接続さ
    れている第１のブランチと、 前記第１のブランチに並列に接続され、第２の
    複数のジヨセフソン接合および第２の抵抗が直列
    接続されている第２のブランチと、 前記第１および第２のの複数のジヨセフソン接
    合に磁界結合され、臨界電流を制御する磁界制御
    線と を有し、 前記第１の複数のジヨセフソン接合と前記第１
    の抵抗との接続点および／または前記第２の複数
    のジヨセフソン接合と前記第２の抵抗との接続点
    から電力を取り出す ことを特徴とするパワーサプライレギユレータ。
JP63264012A 1988-10-21 1988-10-21 パワーサプライレギュレータ Granted JPH02112288A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63264012A JPH02112288A (ja) 1988-10-21 1988-10-21 パワーサプライレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63264012A JPH02112288A (ja) 1988-10-21 1988-10-21 パワーサプライレギュレータ

Publications (2)

Publication Number Publication Date
JPH02112288A JPH02112288A (ja) 1990-04-24
JPH0577352B2 true JPH0577352B2 (ja) 1993-10-26

Family

ID=17397326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63264012A Granted JPH02112288A (ja) 1988-10-21 1988-10-21 パワーサプライレギュレータ

Country Status (1)

Country Link
JP (1) JPH02112288A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146617A (ja) * 1984-08-13 1986-03-06 Fujitsu Ltd 電流供給回路
JPH063877B2 (ja) * 1986-08-15 1994-01-12 日本電気株式会社 ジヨセフソン高電圧信号出力回路

Also Published As

Publication number Publication date
JPH02112288A (ja) 1990-04-24

Similar Documents

Publication Publication Date Title
US5455519A (en) Josephson logic circuit
EP0766401B1 (en) Superconducting nonhysteretic logic design
EP0061930B1 (en) Josephson-junction logic circuit
JP4066012B2 (ja) 超電導ドライバ回路及び超電導機器
US4672244A (en) Josephson logic integrated circuit
EP0076160A2 (en) Josephson-junction logic device
CA1198484A (en) Circuit utilizing josephson effect
JPH0577352B2 (ja)
US4538077A (en) Circuit utilizing Josephson effect
JP2550587B2 (ja) ジヨセフソンゲ−ト
JPS61137427A (ja) 超電導高速回路
JP2783032B2 (ja) ジョセフソン逆流電流防止回路
JP2871772B2 (ja) 超伝導回路
JPS6053966B2 (ja) ジョセフソン論理ゲ−ト
JPS6157738B2 (ja)
JP2778245B2 (ja) 極性切換型ジョセフソン駆動回路
JP2856535B2 (ja) 超伝導回路
Fujimaki et al. Variable threshold logic with superconducting quantum interferometers
JPH0810771B2 (ja) 超電導論理回路
JP2855645B2 (ja) 超伝導定電流レギュレータ回路
JPS6182533A (ja) インバ−タ
JPS5995722A (ja) 超伝導素子を用いた双安定回路
JPH033396B2 (ja)
JPH0378008B2 (ja)
JPS6398220A (ja) ３値論理演算回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term