JPH02201648A - メモリアクセス制御方式 - Google Patents
メモリアクセス制御方式Info
- Publication number
- JPH02201648A JPH02201648A JP2159189A JP2159189A JPH02201648A JP H02201648 A JPH02201648 A JP H02201648A JP 2159189 A JP2159189 A JP 2159189A JP 2159189 A JP2159189 A JP 2159189A JP H02201648 A JPH02201648 A JP H02201648A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- address
- bus
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000013519 translation Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はメモリアクセス制御方式に関する。
（従来の技術）
情報処理装置等で使用されているメモリは、般に、複数
の領域から構成され、そのメモリの各領域にはプログラ
ムおよびこのプログラムを実行する為に必要なデータが
格納されている。このメモリ内の各領域には一意に識別
するためその領域を示すアドレスが付けられており、一
つのアドレスに対して一つの領域が指定されるようにな
っている。
の領域から構成され、そのメモリの各領域にはプログラ
ムおよびこのプログラムを実行する為に必要なデータが
格納されている。このメモリ内の各領域には一意に識別
するためその領域を示すアドレスが付けられており、一
つのアドレスに対して一つの領域が指定されるようにな
っている。
このような構成のＪｈ’を報処理装置において、メモリ
に格納されている１１７グラムまたはデータを何等かの
要求（例えは機能追加等）により複数の領域を変更する
ときは、メモリの各領域の内容を個別に変更している。
に格納されている１１７グラムまたはデータを何等かの
要求（例えは機能追加等）により複数の領域を変更する
ときは、メモリの各領域の内容を個別に変更している。
例えば、メモリかＲＯＭ’Ｃ″構成され、変更する内容
か複数のＲＯＭのチップにわたるときは、個々のＲＯＭ
チップを交換している。
か複数のＲＯＭのチップにわたるときは、個々のＲＯＭ
チップを交換している。
（発明が解決しようとする課題）
上述したように、従来のメモリアクセス制御方式は、一
つのアドレスに対して一つのメモリ領域か指定される構
成となっており、複数の領域に格納さねている１０グラ
ム又はデータの変更を行うときは詐７の領域の内容を個
別に変更する必要がある。従って、複数のＲ，ＯＭチッ
プに渡ってその内容を変更するときは、個、々のＲＯＭ
チップを交換しているので、変更作業か大変である。
つのアドレスに対して一つのメモリ領域か指定される構
成となっており、複数の領域に格納さねている１０グラ
ム又はデータの変更を行うときは詐７の領域の内容を個
別に変更する必要がある。従って、複数のＲ，ＯＭチッ
プに渡ってその内容を変更するときは、個、々のＲＯＭ
チップを交換しているので、変更作業か大変である。
本発明は５、−のような事情に鑑みてなされたものであ
り、その目的は、メモリの内容の変更か容易なメモリア
クセス制御方式を提供することにある。
り、その目的は、メモリの内容の変更か容易なメモリア
クセス制御方式を提供することにある。
（課題を解決するための手段）
本発明のメモリアクセス制御方式は、」二記目的を達成
するために、アドレスバス上のアドレスデータで指定さ
れたメモリの番地に格納されているデータをデータバス
−」二に出力するメモリアドレス制御方式において、 置換後のデータを記憶している置換データメモリと、 変更すべきデータが格納されている前記メモリのアドレ
スデータおよび前記置換データメモリのアドレスを記憶
しているアドレス変換デープルと、前記アドレスバス上
のアドレスデータに基づいて前記アドレス変換テーブル
を検索し、前記アドレスデータが登録されているエント
リを見出したか否かを示すメモリ出力制御信号を出力す
ると共に、前記アドレスデータが登録されているエント
リを見出したときは該エントリ中の前記置換データメモ
リのアドレスデータを取り出すアドレス変換テーブル制
御手段と、 該変換テーブル制御手段により取り出された前記置換デ
ータメモリのアドレスデータに従って前記置換データメ
モリから置換後のデータを読み出す置換データメモリ制
御手段と、 前記変換テーブル制御手段により出力されたメモリ制御
信号が前記エン１〜りを見出した旨を示すときは、前記
置換データメモリ制御手段により読み出されたデータを
前記データバス上に出力し、前記メモリ制御信号が前記
エントリを見出せない旨を示すときは、前記メモリの出
力したデータを前記データバス上に出力するバッファと
を有する。
するために、アドレスバス上のアドレスデータで指定さ
れたメモリの番地に格納されているデータをデータバス
−」二に出力するメモリアドレス制御方式において、 置換後のデータを記憶している置換データメモリと、 変更すべきデータが格納されている前記メモリのアドレ
スデータおよび前記置換データメモリのアドレスを記憶
しているアドレス変換デープルと、前記アドレスバス上
のアドレスデータに基づいて前記アドレス変換テーブル
を検索し、前記アドレスデータが登録されているエント
リを見出したか否かを示すメモリ出力制御信号を出力す
ると共に、前記アドレスデータが登録されているエント
リを見出したときは該エントリ中の前記置換データメモ
リのアドレスデータを取り出すアドレス変換テーブル制
御手段と、 該変換テーブル制御手段により取り出された前記置換デ
ータメモリのアドレスデータに従って前記置換データメ
モリから置換後のデータを読み出す置換データメモリ制
御手段と、 前記変換テーブル制御手段により出力されたメモリ制御
信号が前記エン１〜りを見出した旨を示すときは、前記
置換データメモリ制御手段により読み出されたデータを
前記データバス上に出力し、前記メモリ制御信号が前記
エントリを見出せない旨を示すときは、前記メモリの出
力したデータを前記データバス上に出力するバッファと
を有する。
（作用）
本発明のメモリアクセス制御方式においては、アドレス
変換デープル制御手段が、アドレス／＜ス上のアドレス
データに基づいて前記アドレス変換テーブルを検索し、
前記アドレスｉ゛−夕が登録されているエントリを見出
したか否かを示すメモリ出力制御信号を出力すると共に
、前記アドレスか登録されているエントリを見出したと
きは該エントリ中の前記置換データメモリのアドレスを
取り出すと、置換データメモリ制御手段が、この置換デ
ータメモリのアドレスに従って置換データメモリから置
換後のデータを読み出す。そして、バ・ソファが、前記
変換テーブル制御手段により出力されたメモリ制御信号
が前記エン（〜りを見出した旨を示すときは、前記置換
データメモリ制御手段により読み出されたデータを前記
ｉ゛−タバス−に出力し、前記メモリ制御信号が前記エ
ン１〜りを見出せない旨を示すときは、前記メモリの出
力したデータを前記データバス上に出力する。
変換デープル制御手段が、アドレス／＜ス上のアドレス
データに基づいて前記アドレス変換テーブルを検索し、
前記アドレスｉ゛−夕が登録されているエントリを見出
したか否かを示すメモリ出力制御信号を出力すると共に
、前記アドレスか登録されているエントリを見出したと
きは該エントリ中の前記置換データメモリのアドレスを
取り出すと、置換データメモリ制御手段が、この置換デ
ータメモリのアドレスに従って置換データメモリから置
換後のデータを読み出す。そして、バ・ソファが、前記
変換テーブル制御手段により出力されたメモリ制御信号
が前記エン（〜りを見出した旨を示すときは、前記置換
データメモリ制御手段により読み出されたデータを前記
ｉ゛−タバス−に出力し、前記メモリ制御信号が前記エ
ン１〜りを見出せない旨を示すときは、前記メモリの出
力したデータを前記データバス上に出力する。
（実施例）
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明の実施例の構成図である６同図において
、１は、アドレス変換部２および置換データメモリ部３
から成るメモリアクセス置換データ部、４は、プログラ
ムおよびデータを記憶しているメモリ４０および゛この
メモリ４０の出力データをデータバス６に出力するか否
かを制御するバッファ４１から成るオリジナルメモリ部
て゛ある。
、１は、アドレス変換部２および置換データメモリ部３
から成るメモリアクセス置換データ部、４は、プログラ
ムおよびデータを記憶しているメモリ４０および゛この
メモリ４０の出力データをデータバス６に出力するか否
かを制御するバッファ４１から成るオリジナルメモリ部
て゛ある。
アドレス変換部２は、アドレス変換テーブル２０および
アドレス変換テーブル制御手段２１から構成され、置換
データメモリ部３は、置換データメモリ３１、置換デー
タメモリ制御手段３２およびバッファ３３から構成され
る。アドレス変換デープル２０は、第２図（ｂ）に示す
ように、複数のエントリを有し、各エントリは、変換す
べきデータが格納されているメモリ４０のアドレスを記
憶している変換元アドレスと置換データメモリ３１のア
ドレスを記憶している変換アドレスからなる。
アドレス変換テーブル制御手段２１から構成され、置換
データメモリ部３は、置換データメモリ３１、置換デー
タメモリ制御手段３２およびバッファ３３から構成され
る。アドレス変換デープル２０は、第２図（ｂ）に示す
ように、複数のエントリを有し、各エントリは、変換す
べきデータが格納されているメモリ４０のアドレスを記
憶している変換元アドレスと置換データメモリ３１のア
ドレスを記憶している変換アドレスからなる。
アドレス変換デープル制御手段２１はアドレスバス５上
のアドレスデータに基づいてアドレス変換テーブル２０
の各エントリの変換元アドレスを検索して、同じアドレ
スデータが設定されたエントリがあるか判定し、判定結
果をメモリ出力制御線２２上に出力すると共に、同じア
ドレスデータか設定されているエントリを見出したとき
はそのエントリの変換アドレスに設定されているデータ
を変換アドレスバス２３上に出力する。ここでメモリ出
力制御線２２は、同じアドレスデータが設定されている
エントリを見出したときは例えは［１（Ｈｉｇｈレベル
）」を出力し、見い出せないときはｒｏ （Ｌｏｗレベ
ル）」を出力するものとする。置換データメモリ３１は
、第２図（ｃ）に示すように置換後のデータを記憶して
いる。置換データメモリ制御手段３２は、アドレス変換
テーブル制御手段２１により出力された変換アドレスバ
ス２３上のデータに基づいて置換データメモリ３１から
置換データを読み出して出力する。バッファ３３．４１
はメモリ４０の出力データ又は置換データメモリ制御手
段３２の出力データの何れか一方をデータバス６に出力
するものであり、該当するエン１−りを見出せた旨を示
すときは置換データメモリ制御手段３２の出力データを
データバス６に出力し、メモリ出力制御線２２が該当す
るエントリを見出せない旨を示すときはメモリ４０の出
力データをデータバス６に出力する。
のアドレスデータに基づいてアドレス変換テーブル２０
の各エントリの変換元アドレスを検索して、同じアドレ
スデータが設定されたエントリがあるか判定し、判定結
果をメモリ出力制御線２２上に出力すると共に、同じア
ドレスデータか設定されているエントリを見出したとき
はそのエントリの変換アドレスに設定されているデータ
を変換アドレスバス２３上に出力する。ここでメモリ出
力制御線２２は、同じアドレスデータが設定されている
エントリを見出したときは例えは［１（Ｈｉｇｈレベル
）」を出力し、見い出せないときはｒｏ （Ｌｏｗレベ
ル）」を出力するものとする。置換データメモリ３１は
、第２図（ｃ）に示すように置換後のデータを記憶して
いる。置換データメモリ制御手段３２は、アドレス変換
テーブル制御手段２１により出力された変換アドレスバ
ス２３上のデータに基づいて置換データメモリ３１から
置換データを読み出して出力する。バッファ３３．４１
はメモリ４０の出力データ又は置換データメモリ制御手
段３２の出力データの何れか一方をデータバス６に出力
するものであり、該当するエン１−りを見出せた旨を示
すときは置換データメモリ制御手段３２の出力データを
データバス６に出力し、メモリ出力制御線２２が該当す
るエントリを見出せない旨を示すときはメモリ４０の出
力データをデータバス６に出力する。
第２図（ｂ）、（Ｃ）のようにアドレス変換テーブル２
０および置換データメモリ３１か設定されていて、例え
ば制御装置（図示せず）かプログラムまたはデータをフ
ェッチする為、第２図（ａ）に示すようにアドレスバス
５上に例えば「００００」を出力した場合の動作につい
て説明する。先ず、アドレス変換テーブル制御手段２１
はアドレスバス５上の値ｒｏｏｏＯＪに基づいてアドレ
ス変換テーブル２０の各エントリの変換元アドレスを検
索して値「００００」が設定されているエントリを見つ
ける。今の場合は、値「０ＯＯＯＪが設定されているエ
ントリを見出せたので、メモリ出力制御線２２を「１」
にすると共に、そのエントリに設定されている変換アド
レス「０４」を変換アドレスバス２３に出力する。
０および置換データメモリ３１か設定されていて、例え
ば制御装置（図示せず）かプログラムまたはデータをフ
ェッチする為、第２図（ａ）に示すようにアドレスバス
５上に例えば「００００」を出力した場合の動作につい
て説明する。先ず、アドレス変換テーブル制御手段２１
はアドレスバス５上の値ｒｏｏｏＯＪに基づいてアドレ
ス変換テーブル２０の各エントリの変換元アドレスを検
索して値「００００」が設定されているエントリを見つ
ける。今の場合は、値「０ＯＯＯＪが設定されているエ
ントリを見出せたので、メモリ出力制御線２２を「１」
にすると共に、そのエントリに設定されている変換アド
レス「０４」を変換アドレスバス２３に出力する。
置換データメモリ制御手段３２は、変換アドレスバス２
３上の値「０４」を受は取り、この値「０４Ｊを置換デ
ータメモリ３１のアドレスとして「０４」番地に格納さ
れている置換データ「Ｂ２」を出力する。このとき、メ
モリ４０もアドレスバス上の値「００００」を受り取り
、この番地に格納されているデータ例えは「８Ｆ」を読
み出して出力する。しかし、メモリ出力制御線２２は上
述したように「１」となっており、バッファ４２はメモ
リ４０の出力データかデータバス６に出力するのを禁止
し、バッファ３３は置換データメモリ制御手段３２の出
力データをデータバス６に出力する。従って、データバ
ス６には置換後データ「Ｂ２」が出力されることになる
。
３上の値「０４」を受は取り、この値「０４Ｊを置換デ
ータメモリ３１のアドレスとして「０４」番地に格納さ
れている置換データ「Ｂ２」を出力する。このとき、メ
モリ４０もアドレスバス上の値「００００」を受り取り
、この番地に格納されているデータ例えは「８Ｆ」を読
み出して出力する。しかし、メモリ出力制御線２２は上
述したように「１」となっており、バッファ４２はメモ
リ４０の出力データかデータバス６に出力するのを禁止
し、バッファ３３は置換データメモリ制御手段３２の出
力データをデータバス６に出力する。従って、データバ
ス６には置換後データ「Ｂ２」が出力されることになる
。
次に、アドレスバス５上に「０００１」が出力された場
合について説明する。このときもアドレス変換テーブル
制御手段２１はアドレスバス６上の値「０００１Ｊに基
づいてアドレス変換デープル２０のエントリを検索する
。今の場合は、［０００１Ｊか設定されたエントリか見
出せないのでメモリ出力制御線２２上にｒＯ，を出力す
る。従って、メモリ４０の出力がデータバス６１＼バツ
フア４１を介して出力され、置換データメモリ制御手段
３２の出力データはデ′−タバス６への出力が禁止され
る。
合について説明する。このときもアドレス変換テーブル
制御手段２１はアドレスバス６上の値「０００１Ｊに基
づいてアドレス変換デープル２０のエントリを検索する
。今の場合は、［０００１Ｊか設定されたエントリか見
出せないのでメモリ出力制御線２２上にｒＯ，を出力す
る。従って、メモリ４０の出力がデータバス６１＼バツ
フア４１を介して出力され、置換データメモリ制御手段
３２の出力データはデ′−タバス６への出力が禁止され
る。
このようにアドレスバスラ上の値かアドレス変換テーブ
ル２０に設定されていないときはメモリ４０に格納され
ているデータがデータバス６上に出力され、アドレス変
換テーブル２０に設定されているときは、置換データメ
モリ３１に格納された変更後のデータがデータバス６上
に出力される。
ル２０に設定されていないときはメモリ４０に格納され
ているデータがデータバス６上に出力され、アドレス変
換テーブル２０に設定されているときは、置換データメ
モリ３１に格納された変更後のデータがデータバス６上
に出力される。
従って、データの変更を置換データメモリ３工に集中し
て行うことかできる。
て行うことかできる。
（発明の効果）
以上に説明したように、本発明のメモリアクセス制御方
式は、変更すべきメモリのアドレスおよびデータをアド
レス変換テーブルおよび置換データメモリに格納してお
くことにより、変更すべきアドレスおよびデータを集中
的に管理できるから、複数のアドレスに対するデータの
変更も置換データメモリで集中して行える５従って、本
発明のメモリアクセス制御力式を採用ずれは、複数のＲ
ＯＭ０Ｍチラノ渡ってその内容を変更−するときても個
々のＲＯＭチップを交換する必要がなくなるので、変更
作業か容易となる。
式は、変更すべきメモリのアドレスおよびデータをアド
レス変換テーブルおよび置換データメモリに格納してお
くことにより、変更すべきアドレスおよびデータを集中
的に管理できるから、複数のアドレスに対するデータの
変更も置換データメモリで集中して行える５従って、本
発明のメモリアクセス制御力式を採用ずれは、複数のＲ
ＯＭ０Ｍチラノ渡ってその内容を変更−するときても個
々のＲＯＭチップを交換する必要がなくなるので、変更
作業か容易となる。
第１図は本発明の実施例の構成し１、
第２図はアドレス変換テーブル２０および置換データメ
モリ３１の内容例を示１−な図である。 １・・・メモリアクセス置換データ部、２・・・アドレ
ス変換部、３・・・置換データ、イモリ部、４・・・オ
リジナルメモリ部、５・・・アトしスバス、６・・・デ
ータバス、２０・・・アドレス変換デープル、２１・・
・アドレス変換テーブル制御手段、３１・・・置換デー
タメモリ、３２・・・置換データメモリ制御手段、３３
４１・・・バッファ、４０・・・メモリ。
モリ３１の内容例を示１−な図である。 １・・・メモリアクセス置換データ部、２・・・アドレ
ス変換部、３・・・置換データ、イモリ部、４・・・オ
リジナルメモリ部、５・・・アトしスバス、６・・・デ
ータバス、２０・・・アドレス変換デープル、２１・・
・アドレス変換テーブル制御手段、３１・・・置換デー
タメモリ、３２・・・置換データメモリ制御手段、３３
４１・・・バッファ、４０・・・メモリ。
Claims (1)
- 【特許請求の範囲】 アドレスバス上のアドレスデータで指定されたメモリの
番地に格納されているデータをデータバス上に出力する
メモリアドレス制御方式において、置換後のデータを記
憶している置換データメモリと、 変更すべきデータが格納されている前記メモリのアドレ
スデータおよび前記置換データメモリのアドレスを記憶
しているアドレス変換テーブルと、前記アドレスバス上
のアドレスデータに基づいて前記アドレス変換テーブル
を検索し、前記アドレスデータデータが登録されている
エントリを見出したか否かを示すメモリ出力制御信号を
出力すると共に、前記アドレスが登録されているエント
リを見出したときは該エントリ中の前記置換データメモ
リのアドレスデータを取り出すアドレス変換テーブル制
御手段と、 該変換テーブル制御手段により取り出された前記置換デ
ータメモリのアドレスデータに従って前記置換データメ
モリから置換後のデータを読み出す置換データメモリ制
御手段と、 前記変換テーブル制御手段により出力されたメモリ出力
制御信号が前記エントリを見出した旨を示すときは、前
記置換データメモリ制御手段により読み出されたデータ
を前記データバス上に出力し、前記メモリ制御信号が前
記エントリを見出せない旨を示すときは、前記メモリの
出力したデータを前記データバス上に出力するバッファ
とを設けたことを特徴とするメモリアクセス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159189A JPH02201648A (ja) | 1989-01-31 | 1989-01-31 | メモリアクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2159189A JPH02201648A (ja) | 1989-01-31 | 1989-01-31 | メモリアクセス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02201648A true JPH02201648A (ja) | 1990-08-09 |
Family
ID=12059282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2159189A Pending JPH02201648A (ja) | 1989-01-31 | 1989-01-31 | メモリアクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02201648A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221649A (en) * | 1988-11-28 | 1993-06-22 | Sakai Chemical Industry Co., Ltd. | Catalysts and methods for ozone decomposition |
| JP2004318886A (ja) * | 2003-04-14 | 2004-11-11 | Arm Ltd | データ・アクセス要求再マッピング・システム |
| US6889306B1 (en) | 1999-10-29 | 2005-05-03 | Matsushita Electric Industrial Co., Ltd. | Microprocessor and program modification method in the microprocessor |
-
1989
- 1989-01-31 JP JP2159189A patent/JPH02201648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221649A (en) * | 1988-11-28 | 1993-06-22 | Sakai Chemical Industry Co., Ltd. | Catalysts and methods for ozone decomposition |
| US6889306B1 (en) | 1999-10-29 | 2005-05-03 | Matsushita Electric Industrial Co., Ltd. | Microprocessor and program modification method in the microprocessor |
| JP2004318886A (ja) * | 2003-04-14 | 2004-11-11 | Arm Ltd | データ・アクセス要求再マッピング・システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000132393A (ja) | プログラムリンク装置及び方法 | |
| JPH06161885A (ja) | メモリアクセス制御装置 | |
| US4922410A (en) | Input/output system capable of allotting addresses to a plurality of input/output devices | |
| JPH02201648A (ja) | メモリアクセス制御方式 | |
| US5144295A (en) | Interruption processing system in time division multiplex transmission system | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| KR910006855A (ko) | 인터럽트 제어회로 | |
| JP2002215473A (ja) | 情報処理装置及び多重化方式 | |
| JPH0751607Y2 (ja) | プログラマブルコントローラ | |
| JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
| JP2003099386A (ja) | 共有バスシステム | |
| JPS61150546A (ja) | デ−タ伝送制御方式 | |
| JP2789657B2 (ja) | 通信システム | |
| JP2001014864A (ja) | 連想メモリ | |
| KR100479589B1 (ko) | Ｃａｍ 구성 장치 | |
| CN85101790A (zh) | 用于有硬件区域和软件区域的存储器的存取控制系统 | |
| JPS6325754A (ja) | コマンド名検索方式 | |
| JPH01123338A (ja) | マイクロコンピュータシステム | |
| JP2002183075A (ja) | Ｉｏポート接続方式 | |
| JPH02159655A (ja) | アドレス設定方式 | |
| JPS60215268A (ja) | チヤネル制御方式 | |
| JPH0528857B2 (ja) | ||
| JPH04241031A (ja) | マルチタスクモニタの割込み応答方式 | |
| JPH01320699A (ja) | マスクｒｏｍ記憶変更回路 | |
| JPS6148057A (ja) | アドレス選択回路 |