JPH01320699A - マスクｒｏｍ記憶変更回路 - Google Patents
マスクｒｏｍ記憶変更回路Info
- Publication number
- JPH01320699A JPH01320699A JP63155500A JP15550088A JPH01320699A JP H01320699 A JPH01320699 A JP H01320699A JP 63155500 A JP63155500 A JP 63155500A JP 15550088 A JP15550088 A JP 15550088A JP H01320699 A JPH01320699 A JP H01320699A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- rom
- mask rom
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 abstract description 18
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 abstract description 18
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 3
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマスクＲＯＭ記憶変更回路に関し、特にマイク
ロプロセッサユニットとマスクＲＯＭとが１チツプ化さ
れた半導体集積回路におけるマスクＲＯＭ記憶変更回路
に関する。
ロプロセッサユニットとマスクＲＯＭとが１チツプ化さ
れた半導体集積回路におけるマスクＲＯＭ記憶変更回路
に関する。
従来、マスクＲＯＭは、記憶素子を製造する工程の中で
記憶する内容を決定してしまうもので、数千〜数万個の
規模でＲＯＭを使用する場合には、コストを安くするこ
とができるという利点がある。しかし、その反面製造工
程の中で記憶内容が決定されてしまうため、−度書込ん
だ記憶内容をあとから変更することは不可能である。記
憶内容を変更するためには、マスクＲＯＭを製造するた
めのマスクを作り直さなければならず、そのための費用
が高く、又、マスクＲＯＭが製造されるまで呻長期間を
必要とする欠点を有する。そこで、マイクロプロセッサ
ユニット（以後ＭＰＵという）とマスクＲＯＭとが１チ
ツプ化された半導体集積回路におけるマスクＲＯＭの記
憶内容の一部を変更するための回路が考えられてきてお
り、第２図に示す構成のものが知られている。
記憶する内容を決定してしまうもので、数千〜数万個の
規模でＲＯＭを使用する場合には、コストを安くするこ
とができるという利点がある。しかし、その反面製造工
程の中で記憶内容が決定されてしまうため、−度書込ん
だ記憶内容をあとから変更することは不可能である。記
憶内容を変更するためには、マスクＲＯＭを製造するた
めのマスクを作り直さなければならず、そのための費用
が高く、又、マスクＲＯＭが製造されるまで呻長期間を
必要とする欠点を有する。そこで、マイクロプロセッサ
ユニット（以後ＭＰＵという）とマスクＲＯＭとが１チ
ツプ化された半導体集積回路におけるマスクＲＯＭの記
憶内容の一部を変更するための回路が考えられてきてお
り、第２図に示す構成のものが知られている。
ＡＮＤゲート５に入力されるモード信号をローレベルに
すると、ＡＮＤゲート５がらの出力により切換回路８は
マスクＲＯＭＩの出力を選択するので、マスクＲＯＭ１
に記憶されたデータがデータバス１５ｂ、１５ｃを介し
てＭＰＵ７に入力される。
すると、ＡＮＤゲート５がらの出力により切換回路８は
マスクＲＯＭＩの出力を選択するので、マスクＲＯＭ１
に記憶されたデータがデータバス１５ｂ、１５ｃを介し
てＭＰＵ７に入力される。
マスクＲＯＭ１に記憶されているデータの一部を変更し
たいときは、モード信号をローレベルにした状態で、マ
スクＲＯＭ１の変更しないアドレスを外部からアドレス
レジスタ１２に入力する。
たいときは、モード信号をローレベルにした状態で、マ
スクＲＯＭ１の変更しないアドレスを外部からアドレス
レジスタ１２に入力する。
さらに変更後の新しいデータをデータレジスタ１３に外
部から入力する。
部から入力する。
そして、モード信号をハイレベルにすると、アドレスレ
ジスタ１２に入力されたアドレスが、アドレスバス１４
ａを介して一致回路１１に入力され、又、ＭＰＵ７から
のマスクＲＯＭ１のアドレスがアドレスバス１４ｂを介
して一致回路１１に入力される。マスクＲＯＭ１のアド
レスとアドレスレジスタ１２の内容が一致しなとき、−
数回路１１からアドレス一致信号が出力される。このア
ドレス一致信号とハイレベルのモード信号とによりＡＮ
Ｄゲート５から切換信号が出力され、切換回路８が入力
側のデータバス１５ｂをデータレジスタ１３側のデータ
バス１５ａに切換えるので、ＭＰＵ７にはデータレジス
タ１３の内容が入力されることになり、アドレスレジス
タ１２に指定されたアドレスのマスクＲＯＭ１のデータ
の代りに、データレジスタ１３に入力されたデータがＭ
ＰＵ７に入力される。
ジスタ１２に入力されたアドレスが、アドレスバス１４
ａを介して一致回路１１に入力され、又、ＭＰＵ７から
のマスクＲＯＭ１のアドレスがアドレスバス１４ｂを介
して一致回路１１に入力される。マスクＲＯＭ１のアド
レスとアドレスレジスタ１２の内容が一致しなとき、−
数回路１１からアドレス一致信号が出力される。このア
ドレス一致信号とハイレベルのモード信号とによりＡＮ
Ｄゲート５から切換信号が出力され、切換回路８が入力
側のデータバス１５ｂをデータレジスタ１３側のデータ
バス１５ａに切換えるので、ＭＰＵ７にはデータレジス
タ１３の内容が入力されることになり、アドレスレジス
タ１２に指定されたアドレスのマスクＲＯＭ１のデータ
の代りに、データレジスタ１３に入力されたデータがＭ
ＰＵ７に入力される。
、Ｅ述した従来のマスクＲＯＭ記憶変更回路は、変更で
きるデータの量がデータレジスタの数で決定されるが、
データレジスタの数は、通常１アドレス分から多くとも
数アドレス分の程度であり、変更できるデータの量をふ
やしたくても、回路構成が複雑になったり読出し速度が
遅くなるため、データレジスタ数の増加に限度があると
いう問題点がある。
きるデータの量がデータレジスタの数で決定されるが、
データレジスタの数は、通常１アドレス分から多くとも
数アドレス分の程度であり、変更できるデータの量をふ
やしたくても、回路構成が複雑になったり読出し速度が
遅くなるため、データレジスタ数の増加に限度があると
いう問題点がある。
本発明の目的は、ＭＰＵとマスクＲＯＭとが１チツプ化
された半導体集積回路において、マスクＲＯＭのデータ
を多量に変更できるマスクＲＯＭ記憶変更回路を提供す
ることにある。
された半導体集積回路において、マスクＲＯＭのデータ
を多量に変更できるマスクＲＯＭ記憶変更回路を提供す
ることにある。
本発明のマスクＲＯＭ記憶変更回路は、（Ａ）データを
記憶するマスクＲＯＭ、（Ｂ）データを記憶するプログ
ラマブルＲＯＭ、（Ｃ）前記マスクＲＯＭ又は前記プロ
グラマブルＲＯＭからデータを゛読出すマイクロプロセ
ッサユニット、 （Ｄ＞前記マスクＲＯＭのデータの代りに前記プログラ
マブルＲＯＭのデータが読出されるとき、前記プログラ
マブルＲＯＭのデータに切換えられる前記マスクＲＯＭ
のデータの最初のアドレスを指定する第１のアドレスレ
ジスタ、（Ｅ＞前記マスクＲＯＭのデータの代りに前記
プログラマブルＲＯＭのデータが読出されるとき、前記
プログラマブルＲＯＭのデータに切換えられる前記マス
クＲＯＭのデータの最後のアドレスを指定する第２のア
ドレスレジスタ、（Ｆ）前記マイクロプロセッサユニッ
トがら前記マスクＲＯＭに送出されるアドレスが前記第
１のアドレスレジスタと前記第２のアドレスレジスタと
で指定される範囲のアドレスのとき、アドレス一致信号
を送出するアドレス判定回路、（Ｇ）外部からモード信
号を受信し、前記アドレス一致信号とモード信号との論
理積出力を送出するＡＮＤゲート、 （Ｈ）前記論理積出力を受信し、前記マイクロプロセッ
サユニットが前記マスクＲＯＭからデータを読出す代り
に、前記プログラマブルＲＯＭからデータを読出せるよ
うに入力側のデータバスを切換える切換回路、 を備えて構成されている。
記憶するマスクＲＯＭ、（Ｂ）データを記憶するプログ
ラマブルＲＯＭ、（Ｃ）前記マスクＲＯＭ又は前記プロ
グラマブルＲＯＭからデータを゛読出すマイクロプロセ
ッサユニット、 （Ｄ＞前記マスクＲＯＭのデータの代りに前記プログラ
マブルＲＯＭのデータが読出されるとき、前記プログラ
マブルＲＯＭのデータに切換えられる前記マスクＲＯＭ
のデータの最初のアドレスを指定する第１のアドレスレ
ジスタ、（Ｅ＞前記マスクＲＯＭのデータの代りに前記
プログラマブルＲＯＭのデータが読出されるとき、前記
プログラマブルＲＯＭのデータに切換えられる前記マス
クＲＯＭのデータの最後のアドレスを指定する第２のア
ドレスレジスタ、（Ｆ）前記マイクロプロセッサユニッ
トがら前記マスクＲＯＭに送出されるアドレスが前記第
１のアドレスレジスタと前記第２のアドレスレジスタと
で指定される範囲のアドレスのとき、アドレス一致信号
を送出するアドレス判定回路、（Ｇ）外部からモード信
号を受信し、前記アドレス一致信号とモード信号との論
理積出力を送出するＡＮＤゲート、 （Ｈ）前記論理積出力を受信し、前記マイクロプロセッ
サユニットが前記マスクＲＯＭからデータを読出す代り
に、前記プログラマブルＲＯＭからデータを読出せるよ
うに入力側のデータバスを切換える切換回路、 を備えて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図のマスクＲＯＭ記憶変更回路は、データを記憶す
るマスクＲＯＭ １ 、マスクＲＯＭ１のデータの代り
となるデータを記憶するプログラマブルＲＯＭ （以後
ＰＲＯＭという〉６、マスクＲＯＭ１又はＰＲＯＭ６に
記憶されたデータを読出すＭＰＵ７、マスクＲＯＭ１の
変更データの最初のアドレスを記憶する第１のアドレス
レジスタ３、マスクＲＯＭ１の変更データの最後のアド
レスを記憶する第２のアドレスレジスタ４、ＭＰＵ７か
らマスクＲＯＭ１へ送出されるアドレスが第１のアドレ
スレジスタ３と第２のアドレスレジスタ４とで指定する
範囲内のアドレスに一致するときアドレス一致信号を出
力するアドレス判定回路２、アドレス判定回路２の出力
と外部から入力されるモード信号とのＡＮＤ出力を出す
ＡＮＤゲート５、マスクＲＯＭ１とＰＲＯＭ６との出力
とを切換える切換回路８から構成されている。
るマスクＲＯＭ １ 、マスクＲＯＭ１のデータの代り
となるデータを記憶するプログラマブルＲＯＭ （以後
ＰＲＯＭという〉６、マスクＲＯＭ１又はＰＲＯＭ６に
記憶されたデータを読出すＭＰＵ７、マスクＲＯＭ１の
変更データの最初のアドレスを記憶する第１のアドレス
レジスタ３、マスクＲＯＭ１の変更データの最後のアド
レスを記憶する第２のアドレスレジスタ４、ＭＰＵ７か
らマスクＲＯＭ１へ送出されるアドレスが第１のアドレ
スレジスタ３と第２のアドレスレジスタ４とで指定する
範囲内のアドレスに一致するときアドレス一致信号を出
力するアドレス判定回路２、アドレス判定回路２の出力
と外部から入力されるモード信号とのＡＮＤ出力を出す
ＡＮＤゲート５、マスクＲＯＭ１とＰＲＯＭ６との出力
とを切換える切換回路８から構成されている。
次に、動作を説明する。
マスクＲＯＭ１のデータの変更を行わないときには、外
部からＡＮＤゲート５に入力されるモード信号をローレ
ベルにしておくと、切換回路８はマスクＲＯＭＩの出力
を選択し、ＭＰＵ７はデータバス１０ｃ、１０ｄを介し
てマスクＲＯＭ１から読出しを行う。
部からＡＮＤゲート５に入力されるモード信号をローレ
ベルにしておくと、切換回路８はマスクＲＯＭＩの出力
を選択し、ＭＰＵ７はデータバス１０ｃ、１０ｄを介し
てマスクＲＯＭ１から読出しを行う。
そして、マスクＲＯＭ１のデータを変更したいときは、
まず、モード信号をローレベルの状態にしておいて、第
１のアドレスレジスタ３に対し変更したいデータの最初
のアドレスを外部から入力し、第２のアドレスレジスタ
４に対し変更したいデータの最後のアドレスを入力する
。さらに、ＰＲＯＭ６にマスクＲＯＭＩのデータの代り
となるデータを外部からデータバス１０ａを介して入力
する。
まず、モード信号をローレベルの状態にしておいて、第
１のアドレスレジスタ３に対し変更したいデータの最初
のアドレスを外部から入力し、第２のアドレスレジスタ
４に対し変更したいデータの最後のアドレスを入力する
。さらに、ＰＲＯＭ６にマスクＲＯＭＩのデータの代り
となるデータを外部からデータバス１０ａを介して入力
する。
ここで、モード信号をハイレベルにすると、ＭＰＵ７か
らアドレスバス９ｂを介してマスクＲＯＭＩに送出され
たデータ読出しのためのアドレス、がアドレス判定回路
２に入力され、外部から第１のアドレスレジスタ３と第
２のアドレスレジスタ４とに入力されたアドレスが、ア
ドレスバス９ａを介してアドレス判定回路２に入力され
る。
らアドレスバス９ｂを介してマスクＲＯＭＩに送出され
たデータ読出しのためのアドレス、がアドレス判定回路
２に入力され、外部から第１のアドレスレジスタ３と第
２のアドレスレジスタ４とに入力されたアドレスが、ア
ドレスバス９ａを介してアドレス判定回路２に入力され
る。
マスクＲＯＭ１のアドレスが、アドレス判定回路２で外
部から入力されたアドレスと照合され、第１のアドレス
レジスタ３と第２のアドレスレジスタ４とで指定される
範囲内のアドレスになると、アドレス判定回路２からア
ドレス一致信号が出力される。このアドレス一致信号に
より、切換回路８は入力側のデータバス１０ｃをＰＲＯ
Ｍ６からのデータバス１０ｂに切換える。ＭＰＵ７から
マスクＲＯＭ１に送出されたアドレスの下位４ビツトに
よってアドレス指定されるＰＲＯＭ６の記憶内容が、デ
ータバス１０ｄを介してＭＰＵ７に入力される。こうし
て、第１のアドレスレジスタ３と第２のアドレスレジス
タ４とに指定された範囲でマスクＲＯＭＩの記憶内容が
ＰＲＯＭ６の記憶内容に変更される。
部から入力されたアドレスと照合され、第１のアドレス
レジスタ３と第２のアドレスレジスタ４とで指定される
範囲内のアドレスになると、アドレス判定回路２からア
ドレス一致信号が出力される。このアドレス一致信号に
より、切換回路８は入力側のデータバス１０ｃをＰＲＯ
Ｍ６からのデータバス１０ｂに切換える。ＭＰＵ７から
マスクＲＯＭ１に送出されたアドレスの下位４ビツトに
よってアドレス指定されるＰＲＯＭ６の記憶内容が、デ
ータバス１０ｄを介してＭＰＵ７に入力される。こうし
て、第１のアドレスレジスタ３と第２のアドレスレジス
タ４とに指定された範囲でマスクＲＯＭＩの記憶内容が
ＰＲＯＭ６の記憶内容に変更される。
このように、ＭＰＵ７がマスクＲＯＭ１に記憶されてい
るデータを読出すとき、まず、マスクＲＯＭ １のデー
タを変更するために使用されるデータをＰＲＯＭ６に書
込み、さらにそれを読出すことにより、マスクＲＯＭ１
に記憶されているデータのうち、ＰＲＯＭ６の記憶容量
に相当する広さの範囲内にあるデータをすべて変更する
ことができる。
るデータを読出すとき、まず、マスクＲＯＭ １のデー
タを変更するために使用されるデータをＰＲＯＭ６に書
込み、さらにそれを読出すことにより、マスクＲＯＭ１
に記憶されているデータのうち、ＰＲＯＭ６の記憶容量
に相当する広さの範囲内にあるデータをすべて変更する
ことができる。
又、マスクＲＯＭ１にデータのかたちでプログラムが記
憶されている場合、これらのデータをＰＲＯＭ６の記憶
容量の範囲で一度に変更できるので、マスクＲＯＭＩの
製造上で生じた欠陥データの変更だけでなく、マスクＲ
ＯＭ１に記憶されているプログラムの内容を変更するこ
ともでき、このプログラムの変更により、このプログラ
ムによって動作しているＭＰＵ７の動作を変えることも
できるという効果も有する。
憶されている場合、これらのデータをＰＲＯＭ６の記憶
容量の範囲で一度に変更できるので、マスクＲＯＭＩの
製造上で生じた欠陥データの変更だけでなく、マスクＲ
ＯＭ１に記憶されているプログラムの内容を変更するこ
ともでき、このプログラムの変更により、このプログラ
ムによって動作しているＭＰＵ７の動作を変えることも
できるという効果も有する。
以上説明したように、本発明は、ＭＰＵがマスクＲＯＭ
に記憶されているデータを読出すとき、アドレスで指定
した範囲内で、マスクＲＯＭのデータを読出す代りにＰ
ＲＯＭに記憶されたデータを読出すことにより、マスク
ＲＯＭに記・憶されているデータをＦＲＯＭに記憶され
たデータで置換えることができるので、マスクＲＯＭ１
に記憶されているデータのうち、ＰＲＯＭ６の記憶容量
に相当する広さの範囲内にあるデータをすべて変更する
ことができるという効果がある。
に記憶されているデータを読出すとき、アドレスで指定
した範囲内で、マスクＲＯＭのデータを読出す代りにＰ
ＲＯＭに記憶されたデータを読出すことにより、マスク
ＲＯＭに記・憶されているデータをＦＲＯＭに記憶され
たデータで置換えることができるので、マスクＲＯＭ１
に記憶されているデータのうち、ＰＲＯＭ６の記憶容量
に相当する広さの範囲内にあるデータをすべて変更する
ことができるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のマスクＲＯＭ記憶変更回路の一例を示すブロック図で
ある。 １・・・・・・マスクＲＯＭ、２・・・・・・アドレス
判定回路、３・・・・・・第１のアドレスレジスタ、４
・・・・・・第２のアドレスレジスタ、５・・・・・・
ＡＮＤゲート、６・・・・・・プログラマブルＲＯＭ、
７・・・・・・マイクロプロセッサユニット、８・・・
・・・切換回路、９ａ、９ｂアドレスバス、１０ａ〜１
０ｄデータバス、１１・・・・・・−数回路、１２・・
・・・・アドレスレジスタ、１３・・・・・・データレ
ジスタ、１４ａ、１４ｂアドレスバス、１５ａ〜１５ｃ
データバス。 ５：ＡＮＤゲート 息〜Ｄｄ、：シタバλ第１四 １：マヌグ尺ＯＭ ７７：−数回路５：ＡＮＤ
ゲート ！？＝アトしヌしシズタ１５α＝１５ｃ
−シタ／ｉ；Ｚ 第 ２ 図
のマスクＲＯＭ記憶変更回路の一例を示すブロック図で
ある。 １・・・・・・マスクＲＯＭ、２・・・・・・アドレス
判定回路、３・・・・・・第１のアドレスレジスタ、４
・・・・・・第２のアドレスレジスタ、５・・・・・・
ＡＮＤゲート、６・・・・・・プログラマブルＲＯＭ、
７・・・・・・マイクロプロセッサユニット、８・・・
・・・切換回路、９ａ、９ｂアドレスバス、１０ａ〜１
０ｄデータバス、１１・・・・・・−数回路、１２・・
・・・・アドレスレジスタ、１３・・・・・・データレ
ジスタ、１４ａ、１４ｂアドレスバス、１５ａ〜１５ｃ
データバス。 ５：ＡＮＤゲート 息〜Ｄｄ、：シタバλ第１四 １：マヌグ尺ＯＭ ７７：−数回路５：ＡＮＤ
ゲート ！？＝アトしヌしシズタ１５α＝１５ｃ
−シタ／ｉ；Ｚ 第 ２ 図
Claims (1)
- 【特許請求の範囲】 （Ａ）データを記憶するマスクＲＯＭ、 （Ｂ）データを記憶するプログラマブルＲＯＭ、（Ｃ）
前記マスクＲＯＭ又は前記プログラマブルＲＯＭからデ
ータを読出すマイクロプロセッサユニット、 （Ｄ）前記マスクＲＯＭのデータの代りに前記プログラ
マブルＲＯＭのデータが読出されるとき、前記プログラ
マブルＲＯＭのデータに切換えられる前記マスクＲＯＭ
のデータの最初のアドレスを指定する第１のアドレスレ
ジスタ、（Ｅ）前記マスクＲＯＭのデータの代りに前記
プログラマブルＲＯＭのデータが読出されるとき、前記
プログラマブルＲＯＭのデータに切換えられる前記マス
クＲＯＭのデータの最後のアドレスを指定する第２のア
ドレスレジスタ、（Ｆ）前記マイクロプロセッサユニッ
トから前記マスクＲＯＭに送出されるアドレスが前記第
１のアドレスレジスタと前記第２のアドレスレジスタと
で指定される範囲のアドレスのとき、アドレス一致信号
を送出するアドレス判定回路、（Ｇ）外部からモード信
号を受信し、前記アドレス一致信号とモード信号との論
理積出力を送出するＡＮＤゲート、 （Ｈ）前記論理積出力を受信し、前記マイクロプロセッ
サユニットが前記マスクＲＯＭからデータを読出す代り
に、前記プログラマブルＲＯＭからデータを読出せるよ
うに入力側のデータバスを切換える切換回路、 を備えたことを特徴とするマスクＲＯＭ記憶変更回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155500A JPH01320699A (ja) | 1988-06-22 | 1988-06-22 | マスクｒｏｍ記憶変更回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155500A JPH01320699A (ja) | 1988-06-22 | 1988-06-22 | マスクｒｏｍ記憶変更回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01320699A true JPH01320699A (ja) | 1989-12-26 |
Family
ID=15607407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155500A Pending JPH01320699A (ja) | 1988-06-22 | 1988-06-22 | マスクｒｏｍ記憶変更回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01320699A (ja) |
-
1988
- 1988-06-22 JP JP63155500A patent/JPH01320699A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870003507A (ko) | 집적회로 메모리 시스템 | |
| JPS6298437A (ja) | マイクロコンピユ−タ | |
| US7162563B2 (en) | Semiconductor integrated circuit having changeable bus width of external data signal | |
| JP2003044303A (ja) | コンピュータ装置 | |
| JPH01320699A (ja) | マスクｒｏｍ記憶変更回路 | |
| JP2858602B2 (ja) | パイプライン演算回路 | |
| JPS5827253A (ja) | デ−タ処理装置 | |
| EP0328422A2 (en) | Microcomputer system | |
| JPS607529A (ja) | バツフアメモリ装置 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JP3190945B2 (ja) | マイクロプログラム制御回路 | |
| JP3166193B2 (ja) | 半導体集積回路 | |
| JPH1166031A (ja) | マイクロコンピュータの内蔵タイマ | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| JPH0573404A (ja) | シングルチツプマイクロコンピユータ | |
| KR950010847B1 (ko) | 다수개의 제어레지스터 리드/라이트 회로 | |
| JPH05282143A (ja) | 主記憶アクセス制御回路 | |
| KR940020221A (ko) | 프로그래머블 로직 콘트롤러의 어드레스변경장치 | |
| JP2906680B2 (ja) | マイクロコンピュータ | |
| JPH0226252B2 (ja) | ||
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0793039B2 (ja) | メモリアドレス制御回路 | |
| JPH05342092A (ja) | 増設メモリパッケージ実装状態認識方式 | |
| JPH0770229B2 (ja) | 読み出し専用メモリ装置 | |
| JPH10161928A (ja) | 記憶装置 |