JPH02201666A - メモリクリア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、輪郭描画メモリを内蔵しそのメモリ上にア
ウトラインフォントデータより文字または記号の輪郭あ
るいは輪郭情報を描き、描いた輪郭情報を塗潰すことに
よって文字または記号のドツトイメージを生成するパタ
ーン発生装置に用いて好適なメモリクリア回路に関する
。

（従来の技術） アウトラインフォントよりドツトイメージを生成する従
来の方法を第２図に示すブロック図を使用して簡単に説
明する。まずアウトラインフォントデータを記憶するメ
モリ２１よりデータを読み出す。輪郭描画回路２３は輪
郭描画メモリ２４上に輪郭情報を描く。輪郭描画が終了
すると塗潰し回路２５が起動される。塗潰し回路２５は
輪郭描画メモリ２４上の輪郭情報をＸ方向Ｙ方向に走査
しながら文字または記号の内部を塗潰して文字または記
号のドツトイメージを作成する。

即ぢ、輪郭情報による文字記号の生成は、基本となる複
数の輪郭データを修飾演算処理（拡大、縮小、回転等）
することによって、部分的な文字、記号等のパターンを
作りだし、その部分的な輪郭パターンをメモリ上に集め
ることにより文字、記号等の輪郭線が得られる。その処
理の前に輪郭描画メモリ２４（以下、単にワークＲＡＭ
と称する）に対するクリア操作を行う必要かある。従来
、このワークＲＡＭの内容をクリアする時は、ＣＰＵか
ワークＲＡＭの先頭アドレスから順に、全域クリアする
まで、クリア・データをライトするという動作を繰返し
行なっていたものである。

（発明が解決しようとする課題） 上述した従来例によれば、ワークＲＡＭのクリアが始ま
ったら、全域クリアが終了するまで、ＣＰＵは専有され
、他の処理かできなくなってしまうという欠点があった
。

この発明は上記欠点に鑑みてなされたものであり、上記
ワークＲＡＭのクリアをノ＼−ドウエアで行うことによ
り処理時間の短縮をはかったメモリクリア回路を提供す
ることを目的とする。

［発明の構成］ （課題を解決するための手段と作用） 本発明は、ホストとはホストインタフェースを介して接
続され、輪郭描画メモリを内蔵しそのメモリ上にアウト
ラインフォントデータより文字または記号の輪郭あるい
は輪郭情報を描き、描いた輪郭情報を塗潰すことによっ
て文字または記号のドツトイメージを生成するパターン
生成装置において、メモリクリア回路を、ホストから発
せられ上記輪郭描画メモリに対する動作指示か設定され
るコマンドレジスタと、上記指示に伴いメモリに対する
リード／ライトアドレスか設定されるアドレスカウンタ
と、クリア指示かあったとき上記アドレスカウンタの値
か更新される毎にクリアブタを選択して」二記メモリに
書込むデータセレクタと、上記メモリが持つ全てのエリ
アに対しクリアデータを書込み、ホストに対し動作終了
通知を行うデータ転送回路で構成した。

上記構成にいて、ホストからクリアコマンドか到来した
とき、カウンタによるアドレスが更新される毎にセレク
タによって゛Ｏ′データが選択され、輪郭描画メモリ全
領域に“Ｏ”データの書込みが行われる。この書込みが
終了したことを検知しホストに対し終了割込みもしくは
スティタスを返す。このことにより、メモリクリア時、
メモリクリアのために専用のハードウェアが動作するた
め、ＣＰＵの専有時間か短縮され、従って、メモリをク
リアしている最中でも、ＣＰＵは他の処理を行うことが
可能であり、処理効率か向上する。

（実施例） 以下、図面を使用して本発明の実施例について説明する
。

第１図は本発明の実施例を示すブロック図である。図に
いて、１１はＣＰＵてあり、後述するワクＲＡＭ１２に
アドレス、データをり、える。

１２はバッファ・メモリ　（ワークＲＡ　Ｍ　）であり
、輪郭データ、塗潰し情報が記憶される。コ３はアトＩ
ノスラインであり、ワークＲＡＭ１．２に対するリート
／ライトアドレスが転送される。１４はデ−タラインで
あり、ワークＲＡＭｌ−２に対するリード／ライトデー
タが転送される。１５はホスト・インターフェイスであ
り、ここには、コマンドレジスタ等内蔵され、ＣＰ　Ｕ
　１．１とのインターフェイスを司る。］６はアドレス
生成カウンタてあり、バッファメモリー２のアドレス更
新を行う。

１７はデータ・セレクタである　。データセレクタ１７
は、バッファメモリ−２クリア時、データ○°　をセレ
クトする。

以下、本発明実施例の動作について詳細に説明する。ま
ず、ＣＰＵＩＩは、輪郭を描画するためバッファメモリ
ー２をクリアするという命令をホスト・インターフェイ
ス１５中のコマンド・レジスタにセットすることにより
、本発明の処理が開始される。バッファメモリー２のク
リア・スタト信号（コマンド・レジスター６にＣＰ　Ｕ
　１１からのクリア命令かセットされた時に出る）かア
クティブになると、本発明のメモリクリアシーケンサか
動作を開始する。このときバッファメモリ］２のアドレ
スを生成するためのカウンター６かカウント・アップを
開始する。この時、データセレクタ１７は、　′０゛　
（クリア）データを選択していて、アドレスをカウント
アツプする毎に、ブタ　′０゛をバッファメモリ１２に
ライトする。

バッファメモリ１２のアドレスが、Ｘ軸方向にフルにな
るまで、カウントアツプしたら、内蔵のフラッグが立ち
、Ｙ軸方向のアドレスを１だけカウントアツプする。最
後に、Ｘ、Ｙ軸側方向のフラッグが立つまでアドレスを
カウント・アップして行き、バッファメモリ１２のクリ
アを続ける。Ｘ１Ｙ軸両方向のフラッグが立ったら最後
のクリアサイクルを実行し、バッファメモリ］２のクリ
アは終了する。そのステータスをステータスレジスタに
フラッグを立てるか割込みによって終了したことを示す
。

［発明の効果］ 以上説明のように本発明によれば、バッファメモリのク
リア時に、ＣＰＵの専有時間が短縮されるので、バッフ
ァメモリをクリアしている最中でもＣＰＵは、他の処理
をすることが可能であり、従ってシステムのスループッ
ト向上かはかれる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図はパ
ターン生成装置の構成例を示すブロック図である。 ｌコ・・・ＣＰＵ、１２・・・バッファメモリ、１５・
・ホストインタフェース、１６・・・アドレスカウンタ
、１７・・・データセレクタ。 出願人代理人　弁理士　鈴江武彦 第１図 第２図

Claims (1)

【特許請求の範囲】
1. ホスト側装置とはホストインタフェースを介して接続さ
   れ、輪郭描画メモリを内蔵しそのメモリ上にアウトライ
   ンフォントデータより文字または記号の輪郭あるいは輪
   郭情報を描き、描いた輪郭情報を塗潰すことによって文
   字または記号のドットイメージを生成するパターン生成
   装置において、ホスト側装置から発せられ上記輪郭描画
   メモリに対する動作指示が設定されるコマンドレジスタ
   と、上記指示に伴いメモリに対するリード／ライトアド
   レスが設定されるアドレスカウンタと、クリア指示があ
   ったとき上記アドレスカウンタの値が更新される毎にク
   リアデータを選択して上記メモリに書込むデータセレク
   タと、上記メモリが持つ全てのエリアに対しクリアデー
   タを書込み、ホスト側装置に対し動作終了通知を行うデ
   ータ転送回路とを具備することを特徴とするメモリクリ
   ア回路。