JPH0220179B2 - - Google Patents
Info
- Publication number
- JPH0220179B2 JPH0220179B2 JP18866383A JP18866383A JPH0220179B2 JP H0220179 B2 JPH0220179 B2 JP H0220179B2 JP 18866383 A JP18866383 A JP 18866383A JP 18866383 A JP18866383 A JP 18866383A JP H0220179 B2 JPH0220179 B2 JP H0220179B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- agc
- time constant
- mode selection
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はAGC回路に係わり、特に受信電波型
式を切換えるモード切換手段がデジタル形の無線
通信機に適用するAGC回路に関する。
式を切換えるモード切換手段がデジタル形の無線
通信機に適用するAGC回路に関する。
AGC回路には尖頭値AGC・平均値AGC等各種
方式のAGC回路があり、無線通信機では電波型
式がSSBでは尖頭値AGC・AMでは平均値AGC
が使用される。電波型式の選択には第１図に示す
ようにアツプダウンカウンタからなるパルス積算
カウンタ６を操作パネル５に設けたモード選択用
アツプ釦９並びにモード選択用ダウン釦１０を操
作してモード選択情報を生成する方法がある。こ
の方式ではモード選択情報はパルス積算カウンタ
６の積算値をデータバス６ａを介して被制御回路
へ並列に出力する。アンテナ１からの受信信号f1
はRFユニツト２、中間周波回路３、オーデイオ
回路４、端子４ａを経由し出力信号f0として後段
の各種回路へ送出される。AGC回路はAGC検波
回路７、時定数回路８から構成される。パルス積
算カウンタ６の積算値はダイオード等で形成され
る布線論理回路（図示してない）を含む抵抗、コ
ンデンサからなる時定数回路へ送出されモードに
応じた時定数を生成するようになつている。
方式のAGC回路があり、無線通信機では電波型
式がSSBでは尖頭値AGC・AMでは平均値AGC
が使用される。電波型式の選択には第１図に示す
ようにアツプダウンカウンタからなるパルス積算
カウンタ６を操作パネル５に設けたモード選択用
アツプ釦９並びにモード選択用ダウン釦１０を操
作してモード選択情報を生成する方法がある。こ
の方式ではモード選択情報はパルス積算カウンタ
６の積算値をデータバス６ａを介して被制御回路
へ並列に出力する。アンテナ１からの受信信号f1
はRFユニツト２、中間周波回路３、オーデイオ
回路４、端子４ａを経由し出力信号f0として後段
の各種回路へ送出される。AGC回路はAGC検波
回路７、時定数回路８から構成される。パルス積
算カウンタ６の積算値はダイオード等で形成され
る布線論理回路（図示してない）を含む抵抗、コ
ンデンサからなる時定数回路へ送出されモードに
応じた時定数を生成するようになつている。
従来のAGC回路はAGC検波回路７および時定
数回路８がアナログ量であるため操作パネル５に
可変抵抗器等のアナログ的制御部材を設けない場
合、即わち、パルス積算カウンタ６のようなデジ
タル量を制御情報とする回路では制御できない欠
点を有している。
数回路８がアナログ量であるため操作パネル５に
可変抵抗器等のアナログ的制御部材を設けない場
合、即わち、パルス積算カウンタ６のようなデジ
タル量を制御情報とする回路では制御できない欠
点を有している。
本発明は上述した点にかんがみなされたもので
デジタル形モード選択回路を設けたコンピユータ
エイドの無線通信機に適用可能なAGC回路を提
供することを目的とする。
デジタル形モード選択回路を設けたコンピユータ
エイドの無線通信機に適用可能なAGC回路を提
供することを目的とする。
本発明はデジタル形モード選択回路を形成する
パルス積算カウンタの積算値をモード選択情報と
している。このモード選択情報でプログラマブル
カウンタをプログラムしパルス発生回路で発生す
るパルスを分周する。この分周されたパルスで時
定数回路に設けられた時定数用コンデンサの充電
回路をスイツチングするスイツチング回路を制御
し所望の時定数を得るよう構成する。
パルス積算カウンタの積算値をモード選択情報と
している。このモード選択情報でプログラマブル
カウンタをプログラムしパルス発生回路で発生す
るパルスを分周する。この分周されたパルスで時
定数回路に設けられた時定数用コンデンサの充電
回路をスイツチングするスイツチング回路を制御
し所望の時定数を得るよう構成する。
第２図は本発明の一実施例を示すAGC回路の
一部回路図を含むブロツク図である。第２図につ
いて説明する。図中６はパルス積算カウンタであ
る。パルス積算カウンタ６は操作パネル５に設け
られたモード選択用アツプ釦９並びにモード選択
用ダウン釦１０の操作により発生する加算パルス
または減算パルスを積算する。選択されたモード
を表示するため、積算値で形成されたモード選択
情報をデイスプレイ（図示してない）で表示す
る。また、モード選択情報はデータバス６ａを介
して被制御回路へ送出される。
一部回路図を含むブロツク図である。第２図につ
いて説明する。図中６はパルス積算カウンタであ
る。パルス積算カウンタ６は操作パネル５に設け
られたモード選択用アツプ釦９並びにモード選択
用ダウン釦１０の操作により発生する加算パルス
または減算パルスを積算する。選択されたモード
を表示するため、積算値で形成されたモード選択
情報をデイスプレイ（図示してない）で表示す
る。また、モード選択情報はデータバス６ａを介
して被制御回路へ送出される。
プログラマブルカウンタ１３はパルス積算カウ
ンタ６の積算値で形成されたモード選択情報をデ
ータバス６ｂ、デコーダ１１およびデータバス１
１ａを経由し分周情報として入力される。パルス
発生回路１２からプログラマブルカウンタ１３へ
送出されたパルスは分周情報に応じて分周されイ
ンバータ１４を介し時定数回路１５のスイツチン
グ端子１５ａへ出力される。
ンタ６の積算値で形成されたモード選択情報をデ
ータバス６ｂ、デコーダ１１およびデータバス１
１ａを経由し分周情報として入力される。パルス
発生回路１２からプログラマブルカウンタ１３へ
送出されたパルスは分周情報に応じて分周されイ
ンバータ１４を介し時定数回路１５のスイツチン
グ端子１５ａへ出力される。
時定数回路１５は時定数用コンデンサC1、時
定数用抵抗R1およびスイツチ用トランジスタQ1
で構成されている。時定数用コンデンサC1の一
端は基準電位点に接続され、他端は時定数用抵抗
R1の一端と共に時定数用端子１５ｂへ接続され
ている。
定数用抵抗R1およびスイツチ用トランジスタQ1
で構成されている。時定数用コンデンサC1の一
端は基準電位点に接続され、他端は時定数用抵抗
R1の一端と共に時定数用端子１５ｂへ接続され
ている。
時定数用端子１５ｂはＸ−X′結線を介して
AGCラインとなり被制御回路へ接続される。ス
イツチ用トランジスタQ1はベースにプログラマ
ブルカウンタ１３から出力される分周パルスをイ
ンバータ１４、スイツチング端子１５ａを介して
入力されたとき動作する。コレクタは時定数用抵
抗R1の他端と結線されているから抵抗R3とR4で
形成されるバイアス電圧Vbはエミツタ、コレク
タ、抵抗R1からなる充電回路で時定数用コンデ
ンサC1を充電する。放電回路は時定数用端子１
５ｂ、Ｘ−X′結線、アンプ用トランジスタQ2の
コレクタ、エミツタ、抵抗R5、および基準電位
点で形成される。
AGCラインとなり被制御回路へ接続される。ス
イツチ用トランジスタQ1はベースにプログラマ
ブルカウンタ１３から出力される分周パルスをイ
ンバータ１４、スイツチング端子１５ａを介して
入力されたとき動作する。コレクタは時定数用抵
抗R1の他端と結線されているから抵抗R3とR4で
形成されるバイアス電圧Vbはエミツタ、コレク
タ、抵抗R1からなる充電回路で時定数用コンデ
ンサC1を充電する。放電回路は時定数用端子１
５ｂ、Ｘ−X′結線、アンプ用トランジスタQ2の
コレクタ、エミツタ、抵抗R5、および基準電位
点で形成される。
ここで、AGC検波回路７で生成された検波出
力はAGC電圧としてアンプ用トランジスタQ2の
コレクタからAGCラインへ供給される。AGCラ
インには時定数用コンデンサC1および時定数用
抵抗R1からなる時定数回路１５が接続されてい
るからこの時定数回路１５の時定数特性にしたが
つてAGC電圧のレベルが定まり、被制御回路が
制御される。時定数特性は分周パルスに応じて変
化するのでモードに対応したAGC電圧を発生で
きる。
力はAGC電圧としてアンプ用トランジスタQ2の
コレクタからAGCラインへ供給される。AGCラ
インには時定数用コンデンサC1および時定数用
抵抗R1からなる時定数回路１５が接続されてい
るからこの時定数回路１５の時定数特性にしたが
つてAGC電圧のレベルが定まり、被制御回路が
制御される。時定数特性は分周パルスに応じて変
化するのでモードに対応したAGC電圧を発生で
きる。
上述した実施例ではスイツチ用トランジスタ
Q1への分周パルスは周期を変化するよう構成し
てあるが分周パルスの幅を同時に変化するよう構
成してもよい。
Q1への分周パルスは周期を変化するよう構成し
てあるが分周パルスの幅を同時に変化するよう構
成してもよい。
本発明によるAGC回路はデジタル的なモード
選択情報によりプログラムされるプログラマブル
カウンタと、プログラマブルカウンタから出力さ
れる分周パルスで動作するスイツチング手段と、
時定数用コンデンサの充電回路をスイツチング手
段でスイツチされる時定数回路と、を具備した構
成としてあるため時定数特性がパルス周期および
幅にしたがつて定まるところに特長を有してい
る。
選択情報によりプログラムされるプログラマブル
カウンタと、プログラマブルカウンタから出力さ
れる分周パルスで動作するスイツチング手段と、
時定数用コンデンサの充電回路をスイツチング手
段でスイツチされる時定数回路と、を具備した構
成としてあるため時定数特性がパルス周期および
幅にしたがつて定まるところに特長を有してい
る。
このため、デジタル的な制御情報により送受信
回路を制御するよう形成された無線通信機の
AGC回路に適用すれば回路相互のインタフエイ
スが改善され部品点数を削減できる効果がある。
回路を制御するよう形成された無線通信機の
AGC回路に適用すれば回路相互のインタフエイ
スが改善され部品点数を削減できる効果がある。
第１図は従来のAGC回路のブロツク図、第２
図は本発明によるAGC回路の一実施例を示す一
部回路図を含むブロツク図である。 １……アンテナ、２……RFユニツト、３……
中間周波回路、４……オーデイオ回路、５……操
作パネル、６……パネル積算カウンタ、７……
AGC検波回路、８……時定数回路、９……モー
ド選択用アツプ釦、１０……モード選択用ダウン
釦、１１……デコーダ、１２……パルス発生回
路、１３……プログラマブルカウンタ、１４……
インバータ、C1……コンデンサ、R1，R2，R3，
R4，R5……抵抗、Q1，Q2……トランジスタ。
図は本発明によるAGC回路の一実施例を示す一
部回路図を含むブロツク図である。 １……アンテナ、２……RFユニツト、３……
中間周波回路、４……オーデイオ回路、５……操
作パネル、６……パネル積算カウンタ、７……
AGC検波回路、８……時定数回路、９……モー
ド選択用アツプ釦、１０……モード選択用ダウン
釦、１１……デコーダ、１２……パルス発生回
路、１３……プログラマブルカウンタ、１４……
インバータ、C1……コンデンサ、R1，R2，R3，
R4，R5……抵抗、Q1，Q2……トランジスタ。
Claims (1)
- １ 受信回路で取扱う電波形式を選択するデジタ
ル型モード選択回路と、AGC電圧を発生する
AGC検波回路と、AGC電圧に係わる時定数用コ
ンデンサの充電時間をデジタル形モード選択回路
から出力されるモード選択情報に応じて変更する
充電時間変更手段と、を具備したAGC回路にお
いて、上記モード選択情報によりプログラムされ
るプログラマブルカウンタと、上記プログラマブ
ルカウンタから出力される分周パルスで動作する
スイツチング手段と、上記時定数用コンデンサの
充電回路を上記スイツチング手段でスイツチされ
る時定数回路と、を具備し、モード選択情報に応
じてAGC電圧の動作特性を変更するよう構成し
たことを特徴とするAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18866383A JPS6080326A (ja) | 1983-10-08 | 1983-10-08 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18866383A JPS6080326A (ja) | 1983-10-08 | 1983-10-08 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080326A JPS6080326A (ja) | 1985-05-08 |
| JPH0220179B2 true JPH0220179B2 (ja) | 1990-05-08 |
Family
ID=16227668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18866383A Granted JPS6080326A (ja) | 1983-10-08 | 1983-10-08 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080326A (ja) |
-
1983
- 1983-10-08 JP JP18866383A patent/JPS6080326A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6080326A (ja) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2113761A1 (en) | A current-controlled oscillator | |
| JPH0220179B2 (ja) | ||
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3185531B2 (ja) | 周波数切換型発振器 | |
| EP0343553B1 (en) | Low voltage-controlled, stand-by electronic circuit with delayed switch off | |
| JPH0712143B2 (ja) | パルス回路 | |
| US5578910A (en) | Skew motor driving circuit | |
| JP2567361B2 (ja) | パルス遅延回路 | |
| JPS6157737B2 (ja) | ||
| JPH0231525B2 (ja) | Alckairo | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JP3244346B2 (ja) | スイッチ回路 | |
| JPS605650Y2 (ja) | ト−ン・バ−スト発生回路 | |
| JPS63171006A (ja) | 利得制御回路 | |
| JPS5811082Y2 (ja) | 分周器 | |
| JP2605000Y2 (ja) | 水平位置制御回路 | |
| JPS63269609A (ja) | 音量コントロ−ル回路 | |
| JP2572066Y2 (ja) | スペクトラムアナライザ | |
| JPH01232822A (ja) | のこぎり波発生回路 | |
| JPH09172355A (ja) | 三角波発生回路 | |
| JP2002033655A (ja) | 分周器 | |
| JPH06326245A (ja) | 半導体集積回路 | |
| JPS614328A (ja) | デイフイ−ト回路 | |
| JPH025044B2 (ja) | ||
| JPS63177213A (ja) | 定電流回路 |