JPS6080326A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPS6080326A JPS6080326A JP18866383A JP18866383A JPS6080326A JP S6080326 A JPS6080326 A JP S6080326A JP 18866383 A JP18866383 A JP 18866383A JP 18866383 A JP18866383 A JP 18866383A JP S6080326 A JPS6080326 A JP S6080326A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- agc
- time constant
- mode selection
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000007599 discharging Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 208000018583 New-onset refractory status epilepticus Diseases 0.000 description 1
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＡＧＣ回路に係わり、特に受信電波型式を切換
えるモード切換手段がデジタル形の無線通信機に適用す
るＡＧＣ回路に関する。
えるモード切換手段がデジタル形の無線通信機に適用す
るＡＧＣ回路に関する。
従来、ＡＧＣ回路には尖頭値ＡＧＣ、平均値ＡＧＣ等各
種方式のＡＧＣ回路があシ、無線通信機では電波型式が
ＳＯＢでは尖頭値ＡＧＣ、ＡＭでは平均値ＡＧＣが使用
される。電波型式の選択には第１図に示すようにアップ
ダウンカウンタからなる・ぐルス積算カウンタ６を操作
パネル５に設けたモード選択用アップ釦９並びにモード
選択用ダウン釦１０を操作してモード選択情報を生成す
る方法がある。この方式ではモード選択情報はパルス積
算カウンタ６の積算値をデータフ４ス６ａを介して被制
御回路へ並列に出力する。アンテナ１からの受信信号ｆ
ｌはＲＦユニット千、中間周波回路３、オーディオ回路
４、端子４ａを経由し出力信号ｆ。とじて後段の各種回
路へ送出される。ＡＧＣ回路はＡＧＣ検波回路７、時定
数回路８から構成される。ノ４ルス積算カウンタ６の積
算値はダイオード等で形成される布線論理回路（図示し
てない）を含む抵抗、コンデンサからなる時定数回路網
へ送出されモードに応じた時定数を生成するようになっ
ている。
種方式のＡＧＣ回路があシ、無線通信機では電波型式が
ＳＯＢでは尖頭値ＡＧＣ、ＡＭでは平均値ＡＧＣが使用
される。電波型式の選択には第１図に示すようにアップ
ダウンカウンタからなる・ぐルス積算カウンタ６を操作
パネル５に設けたモード選択用アップ釦９並びにモード
選択用ダウン釦１０を操作してモード選択情報を生成す
る方法がある。この方式ではモード選択情報はパルス積
算カウンタ６の積算値をデータフ４ス６ａを介して被制
御回路へ並列に出力する。アンテナ１からの受信信号ｆ
ｌはＲＦユニット千、中間周波回路３、オーディオ回路
４、端子４ａを経由し出力信号ｆ。とじて後段の各種回
路へ送出される。ＡＧＣ回路はＡＧＣ検波回路７、時定
数回路８から構成される。ノ４ルス積算カウンタ６の積
算値はダイオード等で形成される布線論理回路（図示し
てない）を含む抵抗、コンデンサからなる時定数回路網
へ送出されモードに応じた時定数を生成するようになっ
ている。
上述した従沫のＡＧＣ回路はＡＧＣ検波回路７および時
定数回路８がアナログ量をであるため操作パネル５に可
変抵抗器等のアナログ的制御部材を設けない場合、即わ
ち、パルス積算カウンタ６のようなデジタル量を制御情
報とする回路では制御できない欠点を有している。
定数回路８がアナログ量をであるため操作パネル５に可
変抵抗器等のアナログ的制御部材を設けない場合、即わ
ち、パルス積算カウンタ６のようなデジタル量を制御情
報とする回路では制御できない欠点を有している。
本発明は上述した点にかんがみガされたものでデジタル
形モード選択回路を設けたコンピュータエイドの無線通
信機に適用可能なＡＧＣ回路を提供することを目的とす
る。
形モード選択回路を設けたコンピュータエイドの無線通
信機に適用可能なＡＧＣ回路を提供することを目的とす
る。
本発明はデジタル形モード選択回路を形成する・やルス
積算カウンタの積算値をモード選択情報としている。こ
のモード選択情報でプログラマブルカウンタをプログラ
ムしパルス発生回路で発生するパルスを分周する。この
分周されたパルスで時定数回路に設けられた時定破開コ
ンデンサの充放電回路をスイッチングするスイッチング
回路を制御し所望の時定数を得るよう構成されている。
積算カウンタの積算値をモード選択情報としている。こ
のモード選択情報でプログラマブルカウンタをプログラ
ムしパルス発生回路で発生するパルスを分周する。この
分周されたパルスで時定数回路に設けられた時定破開コ
ンデンサの充放電回路をスイッチングするスイッチング
回路を制御し所望の時定数を得るよう構成されている。
以下、本発明によるＡＧＣ回路の一実施例を第２図にし
たがって説明する。
たがって説明する。
第２図において６はノｅルス積算カウンタである。
パルス積算カウンタ６は操作・やネル５に設けられたモ
ード選択相アップ釦９並びにモード選択用ダウン釦１０
の操作によ多発生する加算パルスまたは減算Ａ？ルスを
積算する。選択されたモードを表示するため、積算値で
形成されたモード選択情報をディスプレイ（図示してな
い）で表示する。また、モード選択情報はデータバス６
ａを介して被制御回路へ送出される。
ード選択相アップ釦９並びにモード選択用ダウン釦１０
の操作によ多発生する加算パルスまたは減算Ａ？ルスを
積算する。選択されたモードを表示するため、積算値で
形成されたモード選択情報をディスプレイ（図示してな
い）で表示する。また、モード選択情報はデータバス６
ａを介して被制御回路へ送出される。
プログラマブルカウンタ１３はノ母ルス積算カウンタ６
の積算値で形成されたモード選択情報をデータバス６ｂ
、デコーダ１１およびデータバス１１ａを経由し分局情
報として入力される。ノ４ルス発生回路１２からプログ
ラマブルカウンタ１３へ送出されたパルスは分局情報に
応じて分周されインバータ１４を介し時定数回路１５の
スイッチング端子１５ａへ出力される。
の積算値で形成されたモード選択情報をデータバス６ｂ
、デコーダ１１およびデータバス１１ａを経由し分局情
報として入力される。ノ４ルス発生回路１２からプログ
ラマブルカウンタ１３へ送出されたパルスは分局情報に
応じて分周されインバータ１４を介し時定数回路１５の
スイッチング端子１５ａへ出力される。
時定数回路１５は時定数用コンデンサＣ１、時定数用抵
抗Ｒ１およびスイッチ用トランジスタＱ１で構成されて
いる。時定数用コンデンサｃ１の一端は基準電位点に接
続され、他端は時定数用抵抗Ｒ１の一端と共に時定数用
端子１５ｂへ接続されている。時定数用端子１５ｂはｘ
−ｘ’締結線介してＡＧＣラインとなシ被制御回路へ
接続される。スイッチ用トランジスタＱ１はペースにプ
ログラマブルカウンタ１３から出力される分周パルスを
インバータ１４、スイッチング端子１５ａを介して入力
されたとき動作する。コレクタは時定数用抵抗Ｒ１の他
端と結線されているから抵抗Ｒ３とＲ４で形成されるバ
イアス電圧ｖｂ はエミッタ、コレクタ、抵抗Ｒ１から
なる充電回路で時定数用コンデンサＣ１を充電する。放
電回路は時定数用端子１５ ｂ 、 ｘ −ｘ’結１ｍ
、アンプ用トランジスタ←のコレクタ、エミッタ、抵
抗Ｒ５、および基準電位点で形成される。
抗Ｒ１およびスイッチ用トランジスタＱ１で構成されて
いる。時定数用コンデンサｃ１の一端は基準電位点に接
続され、他端は時定数用抵抗Ｒ１の一端と共に時定数用
端子１５ｂへ接続されている。時定数用端子１５ｂはｘ
−ｘ’締結線介してＡＧＣラインとなシ被制御回路へ
接続される。スイッチ用トランジスタＱ１はペースにプ
ログラマブルカウンタ１３から出力される分周パルスを
インバータ１４、スイッチング端子１５ａを介して入力
されたとき動作する。コレクタは時定数用抵抗Ｒ１の他
端と結線されているから抵抗Ｒ３とＲ４で形成されるバ
イアス電圧ｖｂ はエミッタ、コレクタ、抵抗Ｒ１から
なる充電回路で時定数用コンデンサＣ１を充電する。放
電回路は時定数用端子１５ ｂ 、 ｘ −ｘ’結１ｍ
、アンプ用トランジスタ←のコレクタ、エミッタ、抵
抗Ｒ５、および基準電位点で形成される。
こ＼で、ＡＧＣ検波回路７で生成された検波出方はＡＧ
Ｃ電圧としてアンプ用トランジスタＱ２のコレクタから
ＡＧＣラインへ供給される。ＡＧＣラインには時定数用
コンデンサｃ１および時定数用抵抗Ｒ１からなる時定数
回路１５が接続されているからこの時定数回路１５の時
定数特性にしたがってＡＧＣ電圧のレベルが定まり、被
制御回路が制御される。時定数特性は分周パルスに応じ
て変化するのでモードに対応したＡＧＣ電圧を発生でき
る。
Ｃ電圧としてアンプ用トランジスタＱ２のコレクタから
ＡＧＣラインへ供給される。ＡＧＣラインには時定数用
コンデンサｃ１および時定数用抵抗Ｒ１からなる時定数
回路１５が接続されているからこの時定数回路１５の時
定数特性にしたがってＡＧＣ電圧のレベルが定まり、被
制御回路が制御される。時定数特性は分周パルスに応じ
て変化するのでモードに対応したＡＧＣ電圧を発生でき
る。
上述した実施例ではスイッチ用トランジスタＱ１への分
周ノクルスは周期を変化するよう構成しであるが分周ｉ
？ルスの幅を同時に変化するよう構成してもよい。
周ノクルスは周期を変化するよう構成しであるが分周ｉ
？ルスの幅を同時に変化するよう構成してもよい。
本発明によるＡＧＣ回路はデジタル的寿モード選択情報
によシブログラムされるプログラマブルカウンタと、プ
ログラマブルカウンタから出力される分周ノＺルスで動
作するスイッチング手段と、時定数用コンデンサの充放
電回路をスイッチング手段でスイッチされる時定数回路
と、を具備した構成としであるため時定数特性がノ４ル
ス周期ふ・よび幅にしたがって定まるところに特長を有
している。
によシブログラムされるプログラマブルカウンタと、プ
ログラマブルカウンタから出力される分周ノＺルスで動
作するスイッチング手段と、時定数用コンデンサの充放
電回路をスイッチング手段でスイッチされる時定数回路
と、を具備した構成としであるため時定数特性がノ４ル
ス周期ふ・よび幅にしたがって定まるところに特長を有
している。
このため、デジタル的な制御情報により送受信回路を制
御するよう形成された無線通信機のＡＧＣ回路に適用す
れば回路相互のインタフェイスが改善され部品点数を削
減できる効果がある。
御するよう形成された無線通信機のＡＧＣ回路に適用す
れば回路相互のインタフェイスが改善され部品点数を削
減できる効果がある。
第１図は従来のＡＧＣ回路のブロック図、第２図は本発
明によるＡＧＣ回路の一実施例を示す一部回路図を含む
ブロック図である。図中符号１はアンテナ、２はＲＦユ
ニット、３は中間周波回路、４はオーディオ回路、５は
操作パネル、６はパネル積算カウンタ、７はＡＧＣ検波
回路、８け時定数回路、９はモード選択用アップ卸、１
０はモード選択用ダウン卸、１１はデコーダ、１２はパ
ルス発生回路、１３はプログラマブルカウンタ、１４は
インバータ、Ｃ１は時定数用コンデンサ、Ｒ１は時定数
用抵抗、Ｒ２−Ｒ５は抵抗、Ｑｌはスイッチ用トランジ
スタ、Ｑ２はアンプ用トランジスタである。 特許出願人 八重洲無線株式会社 第 １ 図 第２図
明によるＡＧＣ回路の一実施例を示す一部回路図を含む
ブロック図である。図中符号１はアンテナ、２はＲＦユ
ニット、３は中間周波回路、４はオーディオ回路、５は
操作パネル、６はパネル積算カウンタ、７はＡＧＣ検波
回路、８け時定数回路、９はモード選択用アップ卸、１
０はモード選択用ダウン卸、１１はデコーダ、１２はパ
ルス発生回路、１３はプログラマブルカウンタ、１４は
インバータ、Ｃ１は時定数用コンデンサ、Ｒ１は時定数
用抵抗、Ｒ２−Ｒ５は抵抗、Ｑｌはスイッチ用トランジ
スタ、Ｑ２はアンプ用トランジスタである。 特許出願人 八重洲無線株式会社 第 １ 図 第２図
Claims (1)
- １、受信回路で取扱う電波型式を選択するデジタル形モ
ード選択回路と、ＡＧＣ電圧を発生するＡＧＣ検波回路
と、ＡＧＣ電圧に係わる時定数用コンデンサの充放電時
間をデジタル形モード選択回路から出力されるモード選
択情報に応じて変更する充放電時間変更手段と、を具備
したＡＧＣ回路において、上記モード選択情報によ如プ
ログラムされるプログラマブルカウンタと、上記プログ
ラマブルカウンタから出力される分周パルスで動作する
スイッチング手段と、上記時定数用コンデンサの充放電
回路を上記スイッチング手段でスイッチされる時定数回
路と、を具備し、モード選択情報に応じてＡＧＣ電圧の
動作特性を変更するよう構成したことを特徴とするＡＧ
Ｃ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18866383A JPS6080326A (ja) | 1983-10-08 | 1983-10-08 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18866383A JPS6080326A (ja) | 1983-10-08 | 1983-10-08 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080326A true JPS6080326A (ja) | 1985-05-08 |
| JPH0220179B2 JPH0220179B2 (ja) | 1990-05-08 |
Family
ID=16227668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18866383A Granted JPS6080326A (ja) | 1983-10-08 | 1983-10-08 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080326A (ja) |
-
1983
- 1983-10-08 JP JP18866383A patent/JPS6080326A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220179B2 (ja) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU700422B2 (en) | PLL circuit | |
| US6314307B1 (en) | Portable electronic apparatus having a detection device for detecting a variation of the supply voltage | |
| JP3098279B2 (ja) | Ｔｖレベルメータ | |
| JPH0220179B2 (ja) | ||
| JP4294243B2 (ja) | 時間的遅延の短い周波数比較装置 | |
| KR19990010369A (ko) | 전압제어 이장 발진기 | |
| EP0165748B1 (en) | Oscillator circuit | |
| JP3002760B2 (ja) | ディスプレイ装置 | |
| US4204169A (en) | Muting circuit in an electronic tuning type receiver | |
| JP3585114B2 (ja) | 分周器 | |
| JPH0411386Y2 (ja) | ||
| KR850001956Y1 (ko) | 경보회로 | |
| JPH057117A (ja) | ハイパスフイルタ型自動利得制御増幅器 | |
| JP2822891B2 (ja) | 自動調整フィルタ回路 | |
| JPS593620Y2 (ja) | 受信機 | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| JP2671762B2 (ja) | 電子式タイマ | |
| JPH01232822A (ja) | のこぎり波発生回路 | |
| NL193350C (nl) | Afstemketen. | |
| JPH08237122A (ja) | Ｐｌｌ回路 | |
| JPS6080310A (ja) | Ａｌｃ回路 | |
| JPS6157737B2 (ja) | ||
| JPH07193444A (ja) | オーディオパワーコントロール方式 | |
| JPS63269609A (ja) | 音量コントロ−ル回路 | |
| JPH08256078A (ja) | 電圧制御発振器の切替スイッチ回路 |