JPH02201964A

JPH02201964A - Ｍｏｓ型トランジスタ

Info

Publication number: JPH02201964A
Application number: JP2187889A
Authority: JP
Inventors: Takahiko Oma; 隆彦大麻
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1989-01-30
Filing date: 1989-01-30
Publication date: 1990-08-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】り鼠上二且里丘１本発明は半導体集積回路に用いるＭＯ３型電界効果トラ
ンジスタ（ＭＯＳＦＥＴ）の構造に関し、特に微細化さ
れたゲート長の短いトランジスタに適用して有効なもの
に関する。

墾來凹役迷半導体集積回路（ＩＣ）には、能動デバイスとしてＭＯ
Ｓ型トランジスタを用いるものとバイポーラトランジス
タを用いるものとがあるが、ＭＯＳ型トランジスタの方
がバイポーラトランジスタより１桁以上集積度を上げる
ことができる利点がある。

ＭＯＳ型トランジスタの構造は、例えば第６図に示すＭ
ＯＳＦＥＴのように、半導体基板１１において１個のゲ
ート電極１２の両端にソース領域拡散層１３、ドレイン
領域拡散層１４が形成され、半導体基板１１とゲート電
極１２の間には絶縁膜１５が形成されている。そして、
ゲート電極１２への電圧印加によりスイッチングを行な
うものであり、第４図（ｂ）のように複数個組み合わせ
ることによって論理回路を構成することができる。この
場合、１個のゲート電極には１°゛か０゛°の２値信号
のうち一種類しか与えることができない。

ところで、ＩＣの高集積化および高速化を図るために、
これを構成する素子の微細化が要請されており、このた
めにはＭＯ５型トランジスタの縮小化が必要であった。

しかしながら、ＭＯ３型トランジスタの縮小化が進むに
つれて、短チャンネル効果によるしきい値電圧の低下や
ホットキャリア発生によるトランジスタ特性の劣化が問
題とな−ってきた。

ＭＯ３型トランジスタはチャンネル長が短くなると、電
源電圧一定のもとでは、第７図に示すように、ゲート電
極１２下方のドレイン領域・拡散層１４付近の電界が非
常に高（なり電界集中１６が生じ、電界から高エネルギ
ーを得たホットキャリアが発生する。このホットキャリ
アの発生量はゲート電圧およびドレイン電圧に大きく依
存し、しかもゲート電圧の変化時に多く発生する。例え
ば、トレイン電圧を５ｖに設定してゲート電圧を変化さ
せた場合、ホットキャリアの発生量は第８図に示すよう
に、ゲート電圧がドレイン電圧の約１／２の時にホット
キャリア発生量のピークがくる。発生したホットキャリ
アの一部は酸化膜（絶縁膜）中に注入され、そこにとど
まってトランジスタのしきい値電圧を変化させてしまう
、しきい値電圧は、ＩＣ１特にＬＳＩを構成する上でも
っとも重要な特性値である。従って、しきい値電圧を変
化させてしまうホットキャリア効果を抑える必要がある
。

この短チャンネル効果を抑えるためにはソース電極・ド
レイン電極の拡散層の厚さを薄くすることが必要であり
、また、ドレイン近傍の電界集中を緩和する技術として
、従来ＬＤＤ構造が提案されている（特開昭５９−５２
８７８）。このＬＤＤ構造は、第９図に示すように、ソ
ース・ドレイン領域としてゲート電極１２付近に低濃度
の不純物をドープした浅い不純物拡散層１７が形成され
、これに隣接する領域（図中左右の外側）に高濃度の不
純物をドープした深い不純物拡散層１８が形成されてい
るものである。

日が　゛しよ　と　る。　点しかしながら、上記ＬＤＤ構造のＭＯ３型トランジスタ
は、不純物拡散層１７．１８の不純物プロファイルを制
御することが難しく、不純物プロファイルの最適化およ
び形成が困難であった。とくに、浅い接合を作る場合、
不純物の濃度および接合深さの両者を満足させることは
困難であった。また、ゲート電極の側壁にソース電極・
ドレイン電極が形成された構造も提案されているが、作
成工程が複雑であった。また、ゲート電極１２には一種
類の論理信号しか与えることができないため、論理回路
を構成するためには複数個のトランジスタが必要となり
、ＩＣの高集積化および高速化の妨げとなっていた。

そこで、本発明は上記のような問題点に鑑み発明された
もので、チャンネル長が短くてもホットキャリアの発生
を抑制でき、しかも論理回路を構成する場合にもトラン
ジスタの使用個数が少なくてすむＭＯ５型トランジスタ
を提供することを目的としている。

課　を　゛　るための土且上記目的を達成するために本発明は、ゲート電極、絶縁
膜、半導体層および半導体層に形成されたソース電極・
ドレイン電極の拡散層からなるＭＯ８型トランジスタに
おいて、前記ゲート電極が複数個に分割され、これら分
割されたゲート電極それぞれに接続用端子が接続されて
いることを特徴としている。

また、このようなＭＯ３型トランジスタにおいて、ソー
ス電極・ドレイン電極の拡散層が、複数個のゲート電極
のうち両端に位置するものの直下あるいはその外側にの
み形成されていることを特徴としている。

■ 本発明は以上の構成により、ゲート電極が複数個に分割
され、分割されたゲート電極それぞれに接続用端子が接
続されているので、各ゲート電極の電圧はそれぞれ独立
に制御されることになる。

従って、電界が非常に高くなるドレイン電極付近に分割
配設されたゲート電極の電圧を、ホットキャリア発生の
少ない電圧に設定することができる。

また、各ゲート電極にそれぞれ別別の２値信号を与えれ
ば、分割した個数分の入力を持つ論理回路が形成される
。

夾施困以下、本発明の実施例を図面に基づいて説明する。

第１図に示す実施例は、ＬＳＩを構成する微小ＭＯ３型
電界効果トランジスタ（ＭＯＳ　Ｆ　ＥＴ）であって、
半導体をＰ型（ｎＭＯ３）とするｎチャンネルＭＯＳＦ
ＥＴである。

このＭＯＳＦＥＴの構造は、第１図（ａ）に示すように
、Ｐ型の半導体基板２１の上にＳ　１０　ｚの絶縁膜２
２が形成され、この絶縁膜２２の上面には３個の小面積
のゲート電極２３が形成され、従来の一枚のゲート電極
を分割したような構造になっている。半導体基板２１の
上層には、ゲート電極２３を挟んでソース電極２４とド
レイン電極２５の拡散層が水平方向に対向して形成され
ている。各ゲート電極２３の間およびゲート電極２３の
周囲には保護層２６が形成されて、この保護層２６の周
縁外側には金属電極２７が形成されている。図中右側の
金属電極２７およびドレイン電極２５、図中左側の金属
電極２７およびソース電極２４の外側にはＳｉｎｇから
なる素子分離層２８および５ｉ０２からなる相間絶縁膜
２９が形成されている。そして上記した各ゲート電極２
３にはそれぞれ接続端子（図示せず）が接続されている
。

各層について説明すると、ゲート電極２３は例えば多結
晶Ｓｉにより形成され、ソース電極２４とドレイン電極
２５の拡散層は、例えばＡｓのような不純物をイオン注
入により打ち込むことによりｎ型に形成される。保護層
２６は例えばＳｉＯ□、りんシリケートガラスなどによ
り形成される。金属電極２７には例えばＡＩとＳｉの合
金を用いる。

ゲート電極２３には上記したようにそれぞれ接続端子が
接続されており、このＭＯＳＦＥＴを図記号で表わすと
第１図（ｂ）のようになる。このＭＯＳＦＥＴを用いて
論理回路を構成した場合の例を第４図（ａ）に示す、こ
の論理回路はＮＡＮＤ回路である。

次に、上記したＭＯＳＦＥＴの作動原理について説明す
る。一般的なＭＯＳ　Ｆ　ＥＴの動作は、半導体基板と
ゲート電極の間に薄い絶縁膜を挾んでしきい値電圧以上
の電圧を印加すると、半導体表面におけるバンドの曲が
りが大きくなり表面層は基板と逆の半導体的性質を持っ
た反転層が形成され、この反転層をチャンネルとするも
のである。

この実施例では、３個のゲート電極２３のうち両端（第
１図の左右外側）のゲート電極２３に電圧を印加し、第
２図に示すように、その直下に反転層３０を形成する。

この反転層３０はトランジスタのＯＮ、ＯＦＦとは関係
なく常に形成しておき、トランジスタをＯＮにして電流
を流す場合には、左右の反転層３０の間に逐次反転層を
形成してチャンネル３１を形成するものとしている。こ
のように反転層３０を常時形成しておけば、チャンネル
長が短（なり、動作の高速化が図れる利点がある。

ゲート電極２３に電圧を印加すると３図中右端のゲート
電極２３下方のドレイン電極２５近傍に高電界が生じる
が、右端のゲート電極２３のゲート電圧をホットキャリ
アの発生の少ない電圧に設定することによりホットキャ
リアの発生を抑えることができる。第５図（ａ）に第３
図（ａ）のＮＯＴ回路動作の状態とホットキャリアの発
生量の関係を示しており、右端のゲート電極２３すなわ
ちドレイン電極２５側のゲート電圧を５Ｖ（第８図にお
いてホットキャリアが発生していない値）に固定した場
合、ホットキャリアの発生量は抑制される。これに対し
て、従来のＭＯＳ　Ｆ　ＥＴは第５図（ｂ）に示すよう
に電圧が変化する時にホットキャリア（立ち上り部分）
が発生している。

ところで、ＭＯＳＦＥＴの実用上はソース電圧とドレイ
ン電圧を変化させることによりソース電極２４とドレイ
ン電極２５の位置を転換して使用することが多いため、
本実施例では、右端だけでなく左端のゲート電極２３も
ゲート電圧を固定し左右の電極（拡散層）付近における
ホットキャリアの発生に対応している。したがって、ホ
ットキャリアの発生を抑制するとともに論理素子として
使用するためには最低３個のゲート電極２３が必要とな
る。本実施例のＭＯＳ　Ｆ　ＥＴは、第３図、第４図（
ａ）に示すように、各ゲート電極２３に２値信号を与え
ることにより簡単な論理素子（ＮＡＮＤ回路）として機
能する。したがって、複数のトランジスタを接続した論
理素子と同等の働きをし、ＩＣの高集積化および高速化
を図ることができる。

ところで、従来、２個のゲート電極を近接させて配置し
ておき、その両側にソース電極とドレイン電極を形成す
るとともにこのソース電極とドレイン電極の間にもソー
ス電極・ドレイン電極の拡散層を形成し、これにより２
個のトランジスタを構成したものがみられる。しかしな
がら、この種のトランジスタは、２個のトランジスタを
単に結合したものであるため占有面積が大きかった。こ
れに対して、本実施例のＭ　ＯＳ　Ｆ　Ｅ　Ｔは２個以
上のトランジスタとして機能するが、ソース電極２４と
ドレイン電極２５０間にはソース電極・ドレイン電極の
拡散層を形成する必要がなく、従って、トランジスタの
縮小化が可能となり、ＩＣの高集積化および高速化を図
ることができる。

なお、本実施例ではｎＭｏ５について説明したが、　　
ｐ　Ｍ　ＯＳにも実施でき、またデイプレッション形、
エンハンスメント形にも実施できることはもちろんであ
る。

また、ホットキャリアの発生の少ない電圧についても、
５■に限定されるものではない。

１亙Ω四呈以上の説明により明らかなように、本発明にかかるＭＯ
５型トランジスタにあっては、ゲート電極が複数個に分
割され１分割されたゲート電極それぞれに接続用端子が
接続されているので、各ゲート電極の電圧はそれぞれ独
立に制御される。従って、電界が非常に高くなるドレイ
ン電極付近のゲート電極だけをホットキャリアの発生の
少ない電圧に設定することができ、ホットキャリアの発
生を抑制することができる。また５分割されたゲート電
極はそれぞれ接続用端子が接続されているので、各ゲー
ト電極に別別の２値信号を与えれば、分割した個数分の
入力を持つ論理回路が形成できる。

このように、本発明にかかるＭＯ３型トランジスタは、
１個のトランジスタを複数個のゲート電極で動作させる
ものであるので、これによりＬＤＤ構造を形成しなくて
も短チャンネル効果を抑制することができるとともに、
複数個のトランジスタを接続した論理素子と同等の機能
を有し、この結果ＩＣの高集積化および高速化を図るこ
とができる。

４、区ｌ！」冒１社版里第１図（ａ）（ｂ）は本発明にかかるＭＯ３型トランジ
スタの一実施例であるＭＯＳ　Ｆ　ＥＴを示す図面であ
って、（ａ）はその構造を示す断面図、（ｂ）は等価回
路を表わす図、第２図はＭＯＳＦＥＴの使用時の状態を
説明するための断面図、第３図（ａ）はＮＯＴ回路の等
価回路図、（ｂ）はその場合の入力と出力の特性を示す
グラフ、第４図（ａ）（ｂ）はＭＯＳ　Ｆ　Ｅ　Ｔを用
いて論理回路（ＮＡＮＤ回路）を構成した場合の例を示
し、（ａ）は本実施例のＭＯＳＦＥＴ、（ｂ）は従来の
ＭＯＳＦＥＴを示し、第５図はＮＯＴ回路の回路動作に
おけるゲート電圧とホットキャーリアの発生量の関係を
示すグラフであって、（ａ）は本実施例（７）ＭＯＳＦ
ＥＴ、（ｂ）は従来（７）ＭＯＳＦＥＴを示し、第６図
は従来のＭＯＳ　Ｆ　ＥＴを示す断面図、第７図はホッ
トキャリアの発生現象を示す簡略した断面図、第８図は
ホットキャリアの発生量を示すグラフ、第９図はＬＤＤ
構造のトランジスタを示す断面図である。

２１・・・半導体基板（半導体層）、２２・・・絶縁膜
、２３・・・ゲート電極、２４・・・ソース電極、２５
・・・ドレイン電極、３０・・・反転層、３１・・・チ
ャンネル

Claims

【特許請求の範囲】

（１）ゲート電極、絶縁膜、半導体層および半導体層に
形成されたソース電極・ドレイン電極の拡散層からなる
ＭＯＳ型トランジスタにおいて、前記ゲート電極が複数
個に分割され、これら分割されたゲート電極それぞれに
接続用端子が接続されていることを特徴とするＭＯＳ型
トランジスタ。
（２）第１項記載のＭＯＳ型トランジスタにおいて、ソ
ース電極・ドレイン電極の拡散層が、複数個のゲート電
極のうち両端に位置するものの直下あるいはその外側に
のみ形成されていることを特徴とするＭＯＳ型トランジ
スタ。