JPH02202065A - 静電誘導型トランジスタの製造方法 - Google Patents
静電誘導型トランジスタの製造方法Info
- Publication number
- JPH02202065A JPH02202065A JP2279889A JP2279889A JPH02202065A JP H02202065 A JPH02202065 A JP H02202065A JP 2279889 A JP2279889 A JP 2279889A JP 2279889 A JP2279889 A JP 2279889A JP H02202065 A JPH02202065 A JP H02202065A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- shape
- formation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は静電誘導型トランジスタの製造方法に係わり、
特にゲートチャネルの抵抗値が低く特性のばらつきの少
ない安定な静電誘導型トランジスタの製造方法に関する
。
特にゲートチャネルの抵抗値が低く特性のばらつきの少
ない安定な静電誘導型トランジスタの製造方法に関する
。
［従来の技術］
従来、静電誘導型トランジスタの製造は第３図に示すよ
うな過程で行われている。
うな過程で行われている。
例えばＮ型の静電誘導型トランジスタを製造するにはま
ず第３図（ａ＞に示すようなドレイン電極を形成するた
めの不純物濃度の高いＮ型半導体層３０２と層をなしエ
ピタキシャル成長等で形成した低不純物濃度のＮ型半導
体３０１の上に（ｂ）に示すように形成すべきゲート形
状に合わせてたパタン形状にホトリソグラフィ技術等に
よって空隙を設けたマスキングを行い（３０３）、その
空隙からゲートを形成させるように３族元素例えばボロ
ンを熱拡散またはイオン注入によってドーピングさせ（
３０４）、マスキングの材料を除去しな後（ｃ）に示す
ように５ｉＣ１ガス中、約１１００°Ｃの雰囲気中でＮ
型の低不純物濃度層をエピタキシャル成長させ（３０５
）、その上に５族の元素例えば燐を拡散させて高不純物
層のソースを形成させ（３０６）、最後に（ｅ）に示す
ようにゲート部をエツチングした後純粋なアルミニュー
ム等をメタライズして各電極を形成させている。
ず第３図（ａ＞に示すようなドレイン電極を形成するた
めの不純物濃度の高いＮ型半導体層３０２と層をなしエ
ピタキシャル成長等で形成した低不純物濃度のＮ型半導
体３０１の上に（ｂ）に示すように形成すべきゲート形
状に合わせてたパタン形状にホトリソグラフィ技術等に
よって空隙を設けたマスキングを行い（３０３）、その
空隙からゲートを形成させるように３族元素例えばボロ
ンを熱拡散またはイオン注入によってドーピングさせ（
３０４）、マスキングの材料を除去しな後（ｃ）に示す
ように５ｉＣ１ガス中、約１１００°Ｃの雰囲気中でＮ
型の低不純物濃度層をエピタキシャル成長させ（３０５
）、その上に５族の元素例えば燐を拡散させて高不純物
層のソースを形成させ（３０６）、最後に（ｅ）に示す
ようにゲート部をエツチングした後純粋なアルミニュー
ム等をメタライズして各電極を形成させている。
第３図（ｅ）において３０７がソース、３０８がゲート
、３０９がトレインの各電極である。
、３０９がトレインの各電極である。
［発明が解決しようとする課題］
ところが上記従来の製造方法では、不純物のドーピング
において約１１００°Ｃという高温による熱処理を行う
なめに、ゲートを構成するチャネル部分の不純物の形状
がマスク形状の通りにならないで第３図（ｂ）の３０４
及び第４図の曲線３００に示すようにように必要とする
形状に仕上がらないでキャリアの通路であるＮ型の低不
純物層との境目が崩れて拡がるため、チャネル抵抗が増
大するとか特性がばらつくという問題があった。
において約１１００°Ｃという高温による熱処理を行う
なめに、ゲートを構成するチャネル部分の不純物の形状
がマスク形状の通りにならないで第３図（ｂ）の３０４
及び第４図の曲線３００に示すようにように必要とする
形状に仕上がらないでキャリアの通路であるＮ型の低不
純物層との境目が崩れて拡がるため、チャネル抵抗が増
大するとか特性がばらつくという問題があった。
本発明は上記従来の問題点に着目し、ゲートを構成する
チャネル部分の不純物の形状がマスク形状の通りに−様
に形成することの出来る静電誘導型トランジスタの製造
方法を提供することを目的としている。
チャネル部分の不純物の形状がマスク形状の通りに−様
に形成することの出来る静電誘導型トランジスタの製造
方法を提供することを目的としている。
［課題を解決するための手段］
上記目的を達成するために、本発明による静電誘導型ト
ランジスタの製造方法では、半導体によって製作された
ドレインとなるべき基盤上に基盤の材質に対して不活性
な材質によって製作され目的とするパタン状の空隙を持
つマスクを設け、該マスクの空隙から不純物を注入して
ゲートを構成させ、マスクを除いた後にエピタキシャル
成長によってソースを形成させるようにした静電型トラ
ンジスタの製法において、ゲート作成のためのドーピン
グを室温においてレーザドーピングによって行い、ソー
ス形成のためのエピタキシャル成長を低温環境において
なすようにして静電誘導型トランジスタを製造するよう
にした。
ランジスタの製造方法では、半導体によって製作された
ドレインとなるべき基盤上に基盤の材質に対して不活性
な材質によって製作され目的とするパタン状の空隙を持
つマスクを設け、該マスクの空隙から不純物を注入して
ゲートを構成させ、マスクを除いた後にエピタキシャル
成長によってソースを形成させるようにした静電型トラ
ンジスタの製法において、ゲート作成のためのドーピン
グを室温においてレーザドーピングによって行い、ソー
ス形成のためのエピタキシャル成長を低温環境において
なすようにして静電誘導型トランジスタを製造するよう
にした。
［作用］
上記製造方法によれば、ゲート及びソース電極部形成の
ためのドーピングをレーザドーピングによって行い、ソ
ース形成のためのエピタキシャル成長を低温環境におい
てなすようにしたので必要とする範囲以外まで反応が進
むことが無くなり、ゲートを構成するチャネル部分の不
純物の形状がマスク形状の通りに−様に形成することが
出来、従ってチャネルを短く出来るので抵抗値を設計通
り小さく安定に形成することが出来るので特性がばらつ
くことがなく−様な特性の静電誘導型トランジスタを製
作することができる。また不純物の形状が急峻に仕上が
るので空乏層容量が減りスイッチング速度を向上するこ
とが出来な。
ためのドーピングをレーザドーピングによって行い、ソ
ース形成のためのエピタキシャル成長を低温環境におい
てなすようにしたので必要とする範囲以外まで反応が進
むことが無くなり、ゲートを構成するチャネル部分の不
純物の形状がマスク形状の通りに−様に形成することが
出来、従ってチャネルを短く出来るので抵抗値を設計通
り小さく安定に形成することが出来るので特性がばらつ
くことがなく−様な特性の静電誘導型トランジスタを製
作することができる。また不純物の形状が急峻に仕上が
るので空乏層容量が減りスイッチング速度を向上するこ
とが出来な。
［実施例コ
以下本発明に係わる静電誘導型トランジスタの実施例を
図面を参照して詳細に説明する。第１図によって本発明
に基づく静電誘導型トランジスタの製造過程の一実施例
を説明する。
図面を参照して詳細に説明する。第１図によって本発明
に基づく静電誘導型トランジスタの製造過程の一実施例
を説明する。
例えばＮ型静電誘導型トランジスタを製造するには、ま
ず第１図（ａ＞に示すようなドレイン電極を形成するた
めの不純物濃度の高いＮ型半導体層２０２と層をなしエ
ピタキシャル成長等で形成した低不純物濃度のＮ型半導
体２０１の上に（ｂ）に示すように形成すべきゲート形
状に合わせてたパタン形状にホトリソグラフィ技術等に
よって空隙を設けてアルミニューム又は多結晶のシリコ
ンによってマスキングを行い（２０３）、その空隙にし
たがってゲートを形成させるように３族元素例えばボロ
ンを含むドーパントガスの雰囲気の中でレーザ光を照射
してレーザによる局部的な熱によってドーピングさせ（
２０４）、マスキングの材料をエツチング剤によって溶
解除去した後、モノシランガスの約６００乃至７００°
Ｃの雰囲気中でＮ型の低不純物濃度層をエピタキシャル
成長させ（２０５）、その上に５族の元素例えば燐を含
むオスフィンガスの雰囲気の中で再びレーザドーピング
させて高不純物層のソースを形成させる（２０６）、最
後に（ｅ）に示すようにゲート部をエツチングした後純
粋なアルミニューム等をメタライズして各゛電極を形成
させている。
ず第１図（ａ＞に示すようなドレイン電極を形成するた
めの不純物濃度の高いＮ型半導体層２０２と層をなしエ
ピタキシャル成長等で形成した低不純物濃度のＮ型半導
体２０１の上に（ｂ）に示すように形成すべきゲート形
状に合わせてたパタン形状にホトリソグラフィ技術等に
よって空隙を設けてアルミニューム又は多結晶のシリコ
ンによってマスキングを行い（２０３）、その空隙にし
たがってゲートを形成させるように３族元素例えばボロ
ンを含むドーパントガスの雰囲気の中でレーザ光を照射
してレーザによる局部的な熱によってドーピングさせ（
２０４）、マスキングの材料をエツチング剤によって溶
解除去した後、モノシランガスの約６００乃至７００°
Ｃの雰囲気中でＮ型の低不純物濃度層をエピタキシャル
成長させ（２０５）、その上に５族の元素例えば燐を含
むオスフィンガスの雰囲気の中で再びレーザドーピング
させて高不純物層のソースを形成させる（２０６）、最
後に（ｅ）に示すようにゲート部をエツチングした後純
粋なアルミニューム等をメタライズして各゛電極を形成
させている。
第３図（ｅ）において２０７がソース、２０８がゲート
２０９がドレインの各電極である。
２０９がドレインの各電極である。
本発明に基づくゲート電極部のＰ型層の形状は第４図の
曲線２００に示されるように、従来の製造方法によって
製作された３００の曲線にしめされた電極部のようにＮ
型層との境界が不明確になること無く明確に形成される
。
曲線２００に示されるように、従来の製造方法によって
製作された３００の曲線にしめされた電極部のようにＮ
型層との境界が不明確になること無く明確に形成される
。
次にレーザドーピングの方法について第２図によって説
明する。
明する。
第２図は本発明に基づく静電誘導型トランジスタのレー
ザドーピング装置の概要図であって、ゲートを形成させ
るためのマスキングを施した基盤らを排気装置７によっ
て内部の気体が＃を出されている真空槽４の中に固定し
ている。真空槽４の中に固定された基盤５のマスキング
を施した前面には石英で作られた窓６があってレーザ装
置１からのレーザ光８が誠意を通して基盤５に当たるよ
うになっている。真空槽４には二つの口があって一方か
らは排気装置７によって排気ガス９を排出させ、もう一
方の口からは低圧の反応ガスを注入させている。また、
真空槽４は加熱されず常温のまま維持されている。
ザドーピング装置の概要図であって、ゲートを形成させ
るためのマスキングを施した基盤らを排気装置７によっ
て内部の気体が＃を出されている真空槽４の中に固定し
ている。真空槽４の中に固定された基盤５のマスキング
を施した前面には石英で作られた窓６があってレーザ装
置１からのレーザ光８が誠意を通して基盤５に当たるよ
うになっている。真空槽４には二つの口があって一方か
らは排気装置７によって排気ガス９を排出させ、もう一
方の口からは低圧の反応ガスを注入させている。また、
真空槽４は加熱されず常温のまま維持されている。
次に真空槽４の内部の働きについて説明する。
真空槽４は排気装置７によって排気した状態で３族元素
を含む例えばボロンを含むドーパントガスを水素ガスで
希釈して低圧で注入し、真空槽４の中に固定された基盤
５は稀薄なドーパントガスが表面に接触している状態に
なっている。
を含む例えばボロンを含むドーパントガスを水素ガスで
希釈して低圧で注入し、真空槽４の中に固定された基盤
５は稀薄なドーパントガスが表面に接触している状態に
なっている。
ドーパントガスが表面に接触し、空隙を設けたマスキン
グを成されている基盤５の表面にレーザ装置１によって
垂直にレーザ光８を照射すると、該基盤５の表面におけ
るマスキングの空隙は瞬間的にレーザのエネルギによっ
て局部的に溶融し、溶融した基盤のシリコンの結晶構造
の中にボロンが溶は込んで横方向には拡散しないために
設計の侭の形状にＰ型結晶が構成される。
グを成されている基盤５の表面にレーザ装置１によって
垂直にレーザ光８を照射すると、該基盤５の表面におけ
るマスキングの空隙は瞬間的にレーザのエネルギによっ
て局部的に溶融し、溶融した基盤のシリコンの結晶構造
の中にボロンが溶は込んで横方向には拡散しないために
設計の侭の形状にＰ型結晶が構成される。
例えばガス圧５０ ｔｏｒｒの雰囲気中でエキシマレー
ザによって１，６Ｊ／ｃｍ’ショットのニオ・ルギーを
照射すると濃度３Ｘ１０”／ｃｍ’深さ０．４μのゲー
ト部が形成される。
ザによって１，６Ｊ／ｃｍ’ショットのニオ・ルギーを
照射すると濃度３Ｘ１０”／ｃｍ’深さ０．４μのゲー
ト部が形成される。
ソースの為の高不純物濃度の結晶を形成させるには上述
しな３族元素を含むガスのかわりに５族の元素を含むガ
ス例えば燐を含んだオスフィンガスを注入した中でレー
ザをスキャニングすることによって同一の真空槽４を用
いて加工することが出来る。
しな３族元素を含むガスのかわりに５族の元素を含むガ
ス例えば燐を含んだオスフィンガスを注入した中でレー
ザをスキャニングすることによって同一の真空槽４を用
いて加工することが出来る。
またガス圧およびレーザ装置は拡散したい深さや濃度に
従って適当な圧力および発光方式の装置を選べば良い ［発明の効果］ 以上説明したように本発明に基づく静電誘導型トランジ
スタの製造方法によれば、ゲート及びソース電極部形成
のためのドーピングをレーザドーピングによって行い、
ソース形成のためのエピタキシャル成長を低温環境にお
いてなすようにしたので必要とする範囲以外まで反応が
進むことが無くなり、ゲートを構成するチャネル部分の
不純物の形状がマスキング形状の通りに、また、深さも
浅く−様に形成することが出来、従ってチャネル距離を
短く出来るので抵抗値を設計通り小さく安定に形成する
ことが出来るので特性がばらつくことがなく−様な特性
の静電誘導型トランジスタを製作することができる。ま
た不純物の形状が急峻に仕上がるので空乏層容量が減り
スイッチング速度を向上することが出来た。
従って適当な圧力および発光方式の装置を選べば良い ［発明の効果］ 以上説明したように本発明に基づく静電誘導型トランジ
スタの製造方法によれば、ゲート及びソース電極部形成
のためのドーピングをレーザドーピングによって行い、
ソース形成のためのエピタキシャル成長を低温環境にお
いてなすようにしたので必要とする範囲以外まで反応が
進むことが無くなり、ゲートを構成するチャネル部分の
不純物の形状がマスキング形状の通りに、また、深さも
浅く−様に形成することが出来、従ってチャネル距離を
短く出来るので抵抗値を設計通り小さく安定に形成する
ことが出来るので特性がばらつくことがなく−様な特性
の静電誘導型トランジスタを製作することができる。ま
た不純物の形状が急峻に仕上がるので空乏層容量が減り
スイッチング速度を向上することが出来た。
第１図は本発明に基づく静電誘導型トランジスタ製造過
程の説明図。 第２図は本発明に基づくレーザドーピング装置の概要図
。 第３図は従来の静電誘導型トランジスタ製造過程の説明
図。 第４図は本発明による製造方法と従来の製造方法による
ゲート周辺の不純物濃度と浸透深さの違いの説明用曲線
図。 １・・・・・・レーザ装置 ２・・・・・・反応ガス ４・・・・・・真空槽 ５・・・・・・基盤 ６・・・・・・石英窓 ７・・・・・・排気装置 ８・・・−・・レーザ ９・・・・・・排気ガス ２００．３００・・・不純物濃度／浸透深さ特性曲線 ２０１．３０１・・・ドレイン側を形成する基盤２０２
．３０２・・・ドレイン電極部 ２０３．３０３・・・マスキング ２０４．３０４・・・ゲート ２０５．３０５・・・ソース ２０６．３０６・・・ソース電極部 ２０７．３０７・・・電１ｉｉｉｉ（ソース）２０８．
３０８・・・電極（ゲート） ２０９．３０９・・・電極（ドレイン）出願人 株
式会社小松製作所 第２図 （ｂ） （Ｃ） 第１図 第３図
程の説明図。 第２図は本発明に基づくレーザドーピング装置の概要図
。 第３図は従来の静電誘導型トランジスタ製造過程の説明
図。 第４図は本発明による製造方法と従来の製造方法による
ゲート周辺の不純物濃度と浸透深さの違いの説明用曲線
図。 １・・・・・・レーザ装置 ２・・・・・・反応ガス ４・・・・・・真空槽 ５・・・・・・基盤 ６・・・・・・石英窓 ７・・・・・・排気装置 ８・・・−・・レーザ ９・・・・・・排気ガス ２００．３００・・・不純物濃度／浸透深さ特性曲線 ２０１．３０１・・・ドレイン側を形成する基盤２０２
．３０２・・・ドレイン電極部 ２０３．３０３・・・マスキング ２０４．３０４・・・ゲート ２０５．３０５・・・ソース ２０６．３０６・・・ソース電極部 ２０７．３０７・・・電１ｉｉｉｉ（ソース）２０８．
３０８・・・電極（ゲート） ２０９．３０９・・・電極（ドレイン）出願人 株
式会社小松製作所 第２図 （ｂ） （Ｃ） 第１図 第３図
Claims (1)
- 半導体によって製作されたドレインとなるべき基盤上に
基盤の材質に対して不活性な材質によつて製作され目的
とするパタン状の空隙を持つマスクを設け、該マスクの
空隙から不純物をドーピングしてゲートを構成させ、マ
スクを除いた後にエピタキシャル成長によってソースを
形成させるようにした静電誘導型トランジスタの製造方
法において、ゲート作成のためのドーピングをレーザド
ーピングによって行い、ソース形成のためのエピタキシ
ャル成長を低温環境においてなすようにしたことを特徴
とする静電誘導型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279889A JPH02202065A (ja) | 1989-01-31 | 1989-01-31 | 静電誘導型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279889A JPH02202065A (ja) | 1989-01-31 | 1989-01-31 | 静電誘導型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02202065A true JPH02202065A (ja) | 1990-08-10 |
Family
ID=12092705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279889A Pending JPH02202065A (ja) | 1989-01-31 | 1989-01-31 | 静電誘導型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02202065A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226775A (ja) * | 1989-02-28 | 1990-09-10 | Komatsu Ltd | 半導体の製造方法 |
-
1989
- 1989-01-31 JP JP2279889A patent/JPH02202065A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226775A (ja) * | 1989-02-28 | 1990-09-10 | Komatsu Ltd | 半導体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0417457A2 (en) | Method of producing field effect transistor | |
| US5366922A (en) | Method for producing CMOS transistor | |
| JPS6246989B2 (ja) | ||
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| US5250452A (en) | Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer | |
| GB1415500A (en) | Semiconductor devices | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| US20110008952A1 (en) | Method and apparatus for manufacturing semiconductor device | |
| US20100015788A1 (en) | Method for manufacturing semiconductor device | |
| KR20030042498A (ko) | 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| JPH02202065A (ja) | 静電誘導型トランジスタの製造方法 | |
| US5101247A (en) | Germanium silicon dioxide gate MOSFET | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
| EP0594340B1 (en) | Method for forming a bipolar transistor | |
| US3791884A (en) | Method of producing a pnp silicon transistor | |
| JP4363827B2 (ja) | 不純物拡散方法、半導体装置、および半導体装置の製造方法 | |
| US20060246673A1 (en) | Semiconductor device comprising extensions produced from material with a low melting point | |
| KR100446954B1 (ko) | 탄화규소 반도체 소자의 제조방법 | |
| KR100580776B1 (ko) | 반도체 소자의 게터링 방법 | |
| JPS5927521A (ja) | 半導体基体の製法 | |
| JPS6134921A (ja) | 半導体装置の製造方法 | |
| KR19990079553A (ko) | 박막트랜지스터 제조방법 | |
| KR100196509B1 (ko) | 모스트랜지스터 제조방법 |