JPH02202107A - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPH02202107A JPH02202107A JP1021201A JP2120189A JPH02202107A JP H02202107 A JPH02202107 A JP H02202107A JP 1021201 A JP1021201 A JP 1021201A JP 2120189 A JP2120189 A JP 2120189A JP H02202107 A JPH02202107 A JP H02202107A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- base
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 101100428764 Drosophila melanogaster vret gene Proteins 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流源回路に関し、特に外部から精度のよい
定電圧源が得られる場合に適した定電流源回路に関する
。
定電圧源が得られる場合に適した定電流源回路に関する
。
第３図は従来の定電流回路である。第３図を参照すると
基準電圧源Ｖ ｒ ａ ｆと、ベースがこの基準電圧源
Ｖ ｒ ｅ ｆに接続されたＮＰＮ）ランジスタＱ１と
、このＮＰＮ）ランジスタＱ１のエミッタと接地間に接
続された抵抗Ｒ１とから構成されている。
基準電圧源Ｖ ｒ ａ ｆと、ベースがこの基準電圧源
Ｖ ｒ ｅ ｆに接続されたＮＰＮ）ランジスタＱ１と
、このＮＰＮ）ランジスタＱ１のエミッタと接地間に接
続された抵抗Ｒ１とから構成されている。
モしてＮＰＮ）ランジスタＱ１のコレクタが電流出力端
子となり、その時の出力電流Ｉ０は〔課題を解決するた
めの手段〕 本発明によれば、基準電圧源と、エミッタがこの基準電
圧源に接続され、コレクタとベースが共通接続された第
１のトランジスタと、ベースがこの第１のトランジスタ
のベースと共通接続された第２のトランジスタと、この
第２のトランジスタのエミッタと接地電位間ｉに接続さ
れた第１の抵抗と、入力端子が前記第２のトランジスタ
のコレクタに接続され、出力端子が第１のトランジスタ
（Ｖｌｌ（。ｌ）：Ｑｌのベース、エミ、り間型圧）と
なる。
子となり、その時の出力電流Ｉ０は〔課題を解決するた
めの手段〕 本発明によれば、基準電圧源と、エミッタがこの基準電
圧源に接続され、コレクタとベースが共通接続された第
１のトランジスタと、ベースがこの第１のトランジスタ
のベースと共通接続された第２のトランジスタと、この
第２のトランジスタのエミッタと接地電位間ｉに接続さ
れた第１の抵抗と、入力端子が前記第２のトランジスタ
のコレクタに接続され、出力端子が第１のトランジスタ
（Ｖｌｌ（。ｌ）：Ｑｌのベース、エミ、り間型圧）と
なる。
上述した従来の定電流回路は、（１）式かられかるよう
に、出力電流値工。がＶ□（Ｑｌ）に依存する。
に、出力電流値工。がＶ□（Ｑｌ）に依存する。
■□（，１）は絶対値の製造ばらつきがあるため、精度
のよい出力電流工。が得られないとり欠点がある。又、
ＶＢＩＩＩ（Ｑｌ） ハ約−２ｍ Ｖ ／ ’Ｃノ温度
特性をもつため、出力電流工。の温度特性が悪いという
欠点もある。
のよい出力電流工。が得られないとり欠点がある。又、
ＶＢＩＩＩ（Ｑｌ） ハ約−２ｍ Ｖ ／ ’Ｃノ温度
特性をもつため、出力電流工。の温度特性が悪いという
欠点もある。
各々共通に接続され、コレクタが電流出力となる第３の
トランジスタとを有している定電流源回路を得る。
トランジスタとを有している定電流源回路を得る。
本発明によれば、更にベースが基準電圧源に接続され、
エミッタが第２のトランジスタのエミッタに接続され、
コレクタが前記カレントミラー回路の入力端子に接続さ
れた第４のトランジスタを有する定電流源回路を得る。
エミッタが第２のトランジスタのエミッタに接続され、
コレクタが前記カレントミラー回路の入力端子に接続さ
れた第４のトランジスタを有する定電流源回路を得る。
本発明によれば、更に第１のトランジスタのエミッタと
基準電圧源との間に接続された第２の抵抗と、カレント
ミラー回路の出力を構成するトランジスタのエミッタと
カレントミラー回路の共通端子との間に接続された第３
の抵抗を有している定電流源回路を得る。
基準電圧源との間に接続された第２の抵抗と、カレント
ミラー回路の出力を構成するトランジスタのエミッタと
カレントミラー回路の共通端子との間に接続された第３
の抵抗を有している定電流源回路を得る。
このように、本発明によれば、入力基準電圧と同じ電圧
を、電流に変換する抵抗の両端に発生させることにより
、絶対精度と、温度特性とに優れた定電流源が得られる
。
を、電流に変換する抵抗の両端に発生させることにより
、絶対精度と、温度特性とに優れた定電流源が得られる
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
第１図を参照すると、基準電圧源Ｖｒ＊ｆと、エミッタ
がこの基準電圧源Ｖ１．．に接続されたＮＰＮ）ランジ
スタＱ１と、ベースがこのＮＰＮトランジスタＱ１のベ
ースとコレクタに共通接続されたＮＰＮトランジスタＱ
２と、入力端子がこのＮＰＮトランジスタＱ２のコレク
タに接続され、出力端子がＮＰＮ）ランジスタＱ１のコ
レクタに接続されたカレントミラー回路ＣＭと、ベース
とエミッタが各々ＮＰＮ）ランジスタＱ２のベースとエ
ミッタに共通接続されたＮＰＮ）ランジスタＱ。
がこの基準電圧源Ｖ１．．に接続されたＮＰＮ）ランジ
スタＱ１と、ベースがこのＮＰＮトランジスタＱ１のベ
ースとコレクタに共通接続されたＮＰＮトランジスタＱ
２と、入力端子がこのＮＰＮトランジスタＱ２のコレク
タに接続され、出力端子がＮＰＮ）ランジスタＱ１のコ
レクタに接続されたカレントミラー回路ＣＭと、ベース
とエミッタが各々ＮＰＮ）ランジスタＱ２のベースとエ
ミッタに共通接続されたＮＰＮ）ランジスタＱ。
と、これらＮＰＮ）ランジスタＱｔ、Ｑｓの共通接続さ
れたエミッタと接地電位間に接続された出力電流値決定
用の抵抗Ｒ１と、この電流源回路を起動させるための回
路としてコレクタがカレントミラー回路ＣＭの入力端子
に接続さｈ、ベースが基準電圧源Ｖｒｅｔに接続され、
エミッタがＮＰＮ ｌ−ランジスタＱ２．Ｑｓのエミッ
タと共通接続されたＮＰＮ）ランジスタＱ４から構成さ
れる。そしてＮＰＮ トランジスタＱ３のコレクタが定
電流出力端子となる。
れたエミッタと接地電位間に接続された出力電流値決定
用の抵抗Ｒ１と、この電流源回路を起動させるための回
路としてコレクタがカレントミラー回路ＣＭの入力端子
に接続さｈ、ベースが基準電圧源Ｖｒｅｔに接続され、
エミッタがＮＰＮ ｌ−ランジスタＱ２．Ｑｓのエミッ
タと共通接続されたＮＰＮ）ランジスタＱ４から構成さ
れる。そしてＮＰＮ トランジスタＱ３のコレクタが定
電流出力端子となる。
今、抵抗Ｒ１の一端の電位をＶＲとし、基準電圧をＶ２
．、とすると、 Ｖ＊＝Ｖｒｓｔ＋ｖＢｇ（ｏｏ Ｖｉ＋ｘｔｏｎ
１１０．’（２）ＣＶＢＢ （Ｑｌ） ｌ Ｖｎ
ｇ （Ｑ２） ： Ｑｌ＋ Ｑ２ノベースーエミッタ間
電圧）ここで、カレントミラー回路の入出力電流比を１
：１とし、トランジスタのエミッタ接地電流増幅率βを
（１）と仮定すれば、（２）式におけるベース−エミッ
タ間電圧ＶＢ、！（Ｑｌ）とベース−エミッタ間［圧Ｖ
ＢＮ （Ｑ ２）は等しい。従ってｖ３は次のように
なる。
．、とすると、 Ｖ＊＝Ｖｒｓｔ＋ｖＢｇ（ｏｏ Ｖｉ＋ｘｔｏｎ
１１０．’（２）ＣＶＢＢ （Ｑｌ） ｌ Ｖｎ
ｇ （Ｑ２） ： Ｑｌ＋ Ｑ２ノベースーエミッタ間
電圧）ここで、カレントミラー回路の入出力電流比を１
：１とし、トランジスタのエミッタ接地電流増幅率βを
（１）と仮定すれば、（２）式におけるベース−エミッ
タ間電圧ＶＢ、！（Ｑｌ）とベース−エミッタ間［圧Ｖ
ＢＮ （Ｑ ２）は等しい。従ってｖ３は次のように
なる。
Ｖ ｎ ＝Ｖ ｒ ｅ ｔ
・・・・・・（３）又、ＮＰＮ）ランジスタＱ、
とＱ！はエミッタとベースが各々共通に接続されている
ので各々のコレクター電流は等しい。従って、ＮＰＮ）
ランジスタＱ、のコレクター出力電流を１．とするとと
なり、基準電圧Ｖ＋＃ｆと抵抗Ｒ１とによってのみ出力
電流工。が決まる。従って基準電圧Ｖ ｒ ｅ ｆと抵
抗Ｒ１が安定であれば、出力電流工。も安定である。
・・・・・・（３）又、ＮＰＮ）ランジスタＱ、
とＱ！はエミッタとベースが各々共通に接続されている
ので各々のコレクター電流は等しい。従って、ＮＰＮ）
ランジスタＱ、のコレクター出力電流を１．とするとと
なり、基準電圧Ｖ＋＃ｆと抵抗Ｒ１とによってのみ出力
電流工。が決まる。従って基準電圧Ｖ ｒ ｅ ｆと抵
抗Ｒ１が安定であれば、出力電流工。も安定である。
次に起動回路について説明する。Ｑ４は起動用トランジ
スタである。電源投入直後はこのトランジスタＱ４がオ
ンする。その時の起動電流（Ｑ４のコレクター電流）
ＩｓアＡ。アは となる。するとカレントミラー回路ＣＭに電流が流れ、
トランジスタＱ、、Ｑ２を能動状態にする。
スタである。電源投入直後はこのトランジスタＱ４がオ
ンする。その時の起動電流（Ｑ４のコレクター電流）
ＩｓアＡ。アは となる。するとカレントミラー回路ＣＭに電流が流れ、
トランジスタＱ、、Ｑ２を能動状態にする。
この時（３）式に示したようにＶ、＝Ｖ、、、となる。
従ってトランジスタＱ４のベースとエミッタ間電位はゼ
ロとなりトランジスタＱ４はオフする。このようにして
本定電流源回路に起動がかかり、回路が安定化する。
ロとなりトランジスタＱ４はオフする。このようにして
本定電流源回路に起動がかかり、回路が安定化する。
第２図は本発明の他の実施例の回路図である。
第１図におけるトランジスタＱ、のエミッタと基準電圧
源Ｖ ｒｅｆとの間に抵抗Ｒ２を挿入する。そしてトラ
ンジスタＱ ｌ、 Ｑ ！の電流増幅率βによる誤差を
小さくするため、β補償用のＮＰＮ トランジスタＱ、
を入りる。そのためには、第１図におけるトランジスタ
Ｑ１のコレクタとベースを共通接続せず、トランジスタ
Ｑ１のコレクタにトランジスタＱ、のベースを接続し、
トランジスタＱ１のベースにトランジスタＱ、のエミッ
タを接続する。
源Ｖ ｒｅｆとの間に抵抗Ｒ２を挿入する。そしてトラ
ンジスタＱ ｌ、 Ｑ ！の電流増幅率βによる誤差を
小さくするため、β補償用のＮＰＮ トランジスタＱ、
を入りる。そのためには、第１図におけるトランジスタ
Ｑ１のコレクタとベースを共通接続せず、トランジスタ
Ｑ１のコレクタにトランジスタＱ、のベースを接続し、
トランジスタＱ１のベースにトランジスタＱ、のエミッ
タを接続する。
そしてトランジスタＱ、のコレクタは正電源端子ＶＣＣ
に接続する。又、第１図におけるカレントミラー回路の
かわりに、ＰＮＰ）ランジスタＱ＠〜Ｑ、と抵抗Ｒ３と
からなる電流変換回路を接続する。この電流変換回路は
、エミッタが正電源Ｖ。Ｃに接続され、コレクタがトラ
ンジスタＱ２のコレクタに接続されたＰＮＰ ）ランジ
スタＱ、と、ベースがトランジスタＱ、のベースと共通
接続すれ、コレクタがトランジスタＱ＋のコレクタに接
続されたＰＮＰトランジスタＱ６と、エミッタがトラン
ジスタＱ６．ＱＴのベースに共通接続され、ベースがト
ランジスタＱ、のコレクタに接続され、コレクタが接地
電位に接続されたＰＮＰ）ランジスタＱ、と、エミッタ
とベースが各々トランジスタＱ、のエミッタとベースに
共通接続されたＰＮＰトランジスタＱ８と、トランジス
タＱ、のエミッタのＶ。。間に接続された抵抗Ｒ１とか
らなる。そしてトランジスタＱ、のコレクタが第２の電
流出力端となる。
に接続する。又、第１図におけるカレントミラー回路の
かわりに、ＰＮＰ）ランジスタＱ＠〜Ｑ、と抵抗Ｒ３と
からなる電流変換回路を接続する。この電流変換回路は
、エミッタが正電源Ｖ。Ｃに接続され、コレクタがトラ
ンジスタＱ２のコレクタに接続されたＰＮＰ ）ランジ
スタＱ、と、ベースがトランジスタＱ、のベースと共通
接続すれ、コレクタがトランジスタＱ＋のコレクタに接
続されたＰＮＰトランジスタＱ６と、エミッタがトラン
ジスタＱ６．ＱＴのベースに共通接続され、ベースがト
ランジスタＱ、のコレクタに接続され、コレクタが接地
電位に接続されたＰＮＰ）ランジスタＱ、と、エミッタ
とベースが各々トランジスタＱ、のエミッタとベースに
共通接続されたＰＮＰトランジスタＱ８と、トランジス
タＱ、のエミッタのＶ。。間に接続された抵抗Ｒ１とか
らなる。そしてトランジスタＱ、のコレクタが第２の電
流出力端となる。
その他の接続は第１図と同様であるので、その説明を省
略する。第２図において抵抗Ｒ１の一端の電位をｖＲと
すると、 ここで工、。１） ” Ｉ ｓ （Ｑ２）なら（５）式
は・・・・・・（６） 又、トランジスタＱ、とＱ、の条件より、トランジスタ
Ｑ、とＱｙが同じ特性なら （ＩＣ（Ｑｌ）ｌ Ｉｃｃｏｙ） ： Ｑｌｌｌ Ｑｒ
のコレクター電流）ここで、回路構成よりＩ Ｃ（Ｑｌ
） ＝ Ｉ ｃｏｏｓ＞ ＊ Ｉ Ｃ（Ｑ２）＝ Ｉ
ｃ ＜ａｔ＞となり、Ｒ２＝ Ｒ、なら（６）式の（
７）式よりＶＲ＝Ｖ、、、
・・・・・・（８）となり、第１図の一実施例と同じ
条件になる。この実施例では抵抗Ｒ２、Ｒｓにより、暗
電流としてのトランジスタＱ ｒ 、 Ｑ ｓに流れる
電流が小さくできるため低消費電力化ができる利点があ
る。又、同時にはき出し型の定電流が第２の出力端から
も・・・・・・（５） 得られるという利点もある。
略する。第２図において抵抗Ｒ１の一端の電位をｖＲと
すると、 ここで工、。１） ” Ｉ ｓ （Ｑ２）なら（５）式
は・・・・・・（６） 又、トランジスタＱ、とＱ、の条件より、トランジスタ
Ｑ、とＱｙが同じ特性なら （ＩＣ（Ｑｌ）ｌ Ｉｃｃｏｙ） ： Ｑｌｌｌ Ｑｒ
のコレクター電流）ここで、回路構成よりＩ Ｃ（Ｑｌ
） ＝ Ｉ ｃｏｏｓ＞ ＊ Ｉ Ｃ（Ｑ２）＝ Ｉ
ｃ ＜ａｔ＞となり、Ｒ２＝ Ｒ、なら（６）式の（
７）式よりＶＲ＝Ｖ、、、
・・・・・・（８）となり、第１図の一実施例と同じ
条件になる。この実施例では抵抗Ｒ２、Ｒｓにより、暗
電流としてのトランジスタＱ ｒ 、 Ｑ ｓに流れる
電流が小さくできるため低消費電力化ができる利点があ
る。又、同時にはき出し型の定電流が第２の出力端から
も・・・・・・（５） 得られるという利点もある。
以上説明したように、本発明は、出力電流値が基準電圧
と１本の抵抗値のみで正確に決定されるため、この電圧
と抵抗さえ安定なものを使用すれば出力の電流は熱的に
も絶対値的にも安定な出力が得られるという効果がある
。又、第２図の実施例に示すように吸込型の定電流源だ
けでなく、はき出し型の定電流も同時に得られるという
効果もあるつ又、回路起動用のトランジスタ（Ｑ、）は
１個必要ではあるが、電流との絶縁性が悪く、電源系の
ノイズに対して回路が安定であるという効果もある。
と１本の抵抗値のみで正確に決定されるため、この電圧
と抵抗さえ安定なものを使用すれば出力の電流は熱的に
も絶対値的にも安定な出力が得られるという効果がある
。又、第２図の実施例に示すように吸込型の定電流源だ
けでなく、はき出し型の定電流も同時に得られるという
効果もあるつ又、回路起動用のトランジスタ（Ｑ、）は
１個必要ではあるが、電流との絶縁性が悪く、電源系の
ノイズに対して回路が安定であるという効果もある。
・・・基準電圧源、ｖｏ。・・・・・・正電源端子、Ｃ
Ｍ・・・・・・カレントミラー回路、工。わ、・・・・
・・吸込型定電流出力端子、Ｉ ｏ、Ｊｒ ’・・・・
・・はき出し型定電流出力端子。
Ｍ・・・・・・カレントミラー回路、工。わ、・・・・
・・吸込型定電流出力端子、Ｉ ｏ、Ｊｒ ’・・・・
・・はき出し型定電流出力端子。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例を示す回路図、第２図は本発
明の他の実施例を示す回路図、第３図は従来の定電流源
の回路図である。
明の他の実施例を示す回路図、第３図は従来の定電流源
の回路図である。
Claims (3)
- （１）基準電圧源と、エミッタが前記基準電圧源に接続
され、コレクタとベースが共通接続された第１のトラン
ジスタと、ベースが前記第１のトランジスタのベースと
共通接続された第２のトランジスタと、前記第２のトラ
ンジスタのエミッタと接地電位間に接続された第１の抵
抗と、入力端子が前記第２のトランジスタのコレクタに
接続され、出力端子が前記第１のトランジスタのコレク
タに接続されたカレントミラー回路と、ベースとエミッ
タが前記第２のトランジスタのベースとエミッタに各々
共通に接続された第３のトランジスタとを具備し、前記
第３のトランジスタのコレクタを電流出力端子とするこ
とを特徴とする定電流回路。 - （２）ベースが前記基準電圧源に接続され、エミッタが
前記第２のトランジスタのエミッタに接続された第４の
トランジスタを具備し、前記第４のトランジスタのコレ
クタを前記カレントミラー回路の入力端子に接続して、
回路を起動させることを特徴とした前記特許請求の範囲
第（１）項記載の定電流回路。 - （３）前記第１のトランジスタのエミッタと前記基準電
圧源との間に接続された第２の抵抗と、前記カレントミ
ラー回路の出力を構成するトランジスタのエミッタと前
記カレントミラー回路の共通端子との間に接続された第
３の抵抗を具備することを特徴とした前記特許請求の範
囲第（１）項または第（２）項記載の定電流回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021201A JP2551133B2 (ja) | 1989-01-30 | 1989-01-30 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021201A JP2551133B2 (ja) | 1989-01-30 | 1989-01-30 | 定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02202107A true JPH02202107A (ja) | 1990-08-10 |
| JP2551133B2 JP2551133B2 (ja) | 1996-11-06 |
Family
ID=12048366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021201A Expired - Fee Related JP2551133B2 (ja) | 1989-01-30 | 1989-01-30 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551133B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135519A (ja) * | 1983-01-21 | 1984-08-03 | Toshiba Corp | 電流源回路 |
-
1989
- 1989-01-30 JP JP1021201A patent/JP2551133B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135519A (ja) * | 1983-01-21 | 1984-08-03 | Toshiba Corp | 電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2551133B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4642551A (en) | Current to voltage converter circuit | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPH02202107A (ja) | 定電流源回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JP2003344181A (ja) | 温度センサ回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPH03121603A (ja) | 差動増幅器 | |
| JPH0425724B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0546096Y2 (ja) | ||
| JPS62102612A (ja) | 利得制御回路 | |
| JPH01152807A (ja) | 電流供給回路 | |
| JPS63243729A (ja) | 温度検出回路 | |
| JP2604671B2 (ja) | バイアス回路 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JPH055690Y2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPS6394712A (ja) | トランジスタスイツチング回路 | |
| JPH0578846B2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH06236219A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |