JPH02202247A - ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 １、発明の分野。

この発明は高速ネットワークシステムに関し、かつより
特定的には、そのようなネットワークのためのステーシ
ョンの動作モードを構成および再構成するための方法お
よび装置に関する。

２、先行技術。

オフィスおよび工場の応用においてローカルエリアネッ
トワーク（ＬＡＮＳ）がますます用いられている。いく
つかのＬＡＮプロトコルが現在利用可能であるが、並列
処理、産業用制御、相互ネットワーク、およびリアルタ
イム音声およびビデオシステムにおける応用はそれらの
現在利用可能なものを越えるデータ速度を必要とする。

アメリカ規格協会（ＡＮＳＩ）のＸ３Ｔ９委Ｒ会は、増
加したネットワーク帯域幅を供給するためにファイバ分
布型データインターフェイス（ＦＤＤ　Ｉ）ネットワー
ク標準を規定した。ファイバ分布型データインターフェ
イス（ＦＤＤ　Ｉ）ネットワークは光ファイバの２つの
リングを用いて５００に上るステーションまたはノード
をネットワークへ相互接続する。データはリング上を逆
回転し、かつ時間決めされた（（ｉｍｅｄ）　　トーク
ンパッシングアクセスプロトコルを用いる。デュアルリ
ングアプローチは、ケーブル障害およびステーション、
またはノード故障に起因する問題を最小にする・ために
用いられる。ファイバオプティックリングそれ自体は各
々近隣ノード間の一連の直通（ｐｏｌｎｔ−ｔｏ−ｐｏ
ｌｎｔ）接続からなり、そこにおいて各ノードは成功裏
に動作するようにネットワークに対してデータを繰返さ
なくてはならない。１次リングはデータ伝送のために用
いられる。２次リング（時に冗長リングと呼ばれる）も
またデータ伝送のために用いられるが、ケーブルリンク
またはステーションの故障の事象においてはバックアッ
プリングとしても機能する。リングの各々は秒あたり１
００Ｍビットの帯域幅を自゛する。

ＦＤＤ　Ｉ標準は４つの別個のプロトコル層を特定する
： 媒体アクセス制御（ＭＡＣ）層はネットワーク内の様々
なステーション間でネットワーク内でデータを伝送する
権利を選択的に配分する。ＭＡＣ層は、特定のステーシ
ョンが予１１１１＋可能な量の時間内にリング上で最小
量の情報を伝送できることを確実にすることによって効
率的なデータの伝送を保証する特殊時間状めされたトー
クンプロトコルを規定する。

物理プロトコル（ＰＨＹ）層は４Ｂ１５Ｂと呼ばれるグ
ループコード化アルゴリズムおよび弾性バッファを規定
し、それはネットワークとステーションとの間のデータ
同期を維持する。

物理媒体依存（ＰＭＤ）　ＦＦｔＩは標準の実現化のた
めに用いられる光ケーブル、送信器、受信器およびコネ
クタを規定する。

ステーションマネージメント（ＳＭＴ）層は帯域幅配分
および障害隔離方法を規定し、ステーション内のＰＭＤ
ＳＰＲＹ、およびＭＡＣ層の活動を統合し、かつネット
ワーク内の近隣の物理リンクを管理する。

ＦＤＤＩ標準は１次リングにおける線障害の場合にバッ
クアップとして働く２次リングを伴う２つの逆四転リン
グを必要とする。物理接続層ＰＭＤはネットワークファ
イバオプティックケーブルに対して２対の接続を提供し
、それらは１次イン／１次アウトおよび２次インおよび
２次アウトである。デュアルリング構成を実現するため
に、インターフェイス装置は、１次光リングケーブルか
ら入力信号ＰＩを受取るための受信器、および１次光リ
ングケーブルへ出力信号ＰＯを送るための送信器、また
同様に、２次光リングケーブルから入力信号Ｓ！を受取
るための受信器、および２次光リングケーブルへ出力信
号ＳＯを送るための送信器、を含む。

ＦＤＤＩ標準は２つの型のステーションまたはノードを
特定し、それらはデユアルアタッチおよびシングルアタ
ッチステーションである。デユアルアクセススチージョ
ン（ＤＡＳ）はＦＤＤＩネットワークの１次および２次
リングの両方に直接装着し、かつデュアルＭＡＣアーキ
テクチャ、またはシステム構成を用いることによって２
次リングの特別な秒あたり１００Ｍビット帯域幅を利用
する。

他方、シングルアタッチステーション（ＳＡＳ）は集信
装置によって単一のリングへのみ接続する。

集信装置は特殊デユアルアタッチステーションであり、
それはデュアルリングにｖｔｒｉするだけでなく、それ
はまた物理足形回路網トボロギを容易にするために複数
ボートを有する。

情報経路の冗長性は様々なケーブルおよび装置障害状態
を取扱うためにＦＤＤＩステージ日ンの設計において大
変重要な考慮すべきことである。

すべてのデユアルアタッチステーションは両方のリング
上で情報を繰返す。その結果として、ネットワークにキ
ーサービスを提供する成る局、たとえばファイルサーバ
（ｓｅｒｖｅｒｓ）など、が好ましくはデユアルアタッ
チステーションでありそれらの冗長伝送能力を利用する
。

他方、移動度は位置を変更するコンピュータワークステ
ーションまたはパーソナルコンピュータの接続のための
重要な考慮すべきことである。シングルアタッチステー
ションはオフィスなどの環境においてＨ益であり、そこ
では移動度は重要なシステム設計の考慮すべき事柄であ
る。シングルアタッチステーションのネットワークへの
接続のための集信装置は、ツマデイック（ｎｏｗａｄｌ
ｃ）ステーションが接続を断つときネットワークを遮断
し、かつまたステーションの再接続で各シングルアタッ
チステーションが正しく動作していることを確かめるよ
うに働く。

シングルアタッチＦＤＤＩステーションは単一のＰＨＹ
／ＰＭＤ対と組合わされる単一のＭＡＣを有する。デユ
アルアタッチステーションは最小、１つのＭＡＣおよび
２つのＰＲＹ／ＰＭＤ対を含む。デュアルＭＡＣを用い
ることによって、デユアルアタッチステーションは２次
リングによって提供される特別な帯域幅を利用し得る。

様々なローカルエリアネットワークトボロギが２つの異
なる型のＦＤＤＩステーションで得られる。たとえば、
ツリー型トボロギを支持するために、シングルアタッチ
ワイヤリング集信装置はネットワークに対して第２段（
ｓｅｃｏｎｄ−ｔｉｅｒ）接続を提供する。付加的な段
、またはレベルが第２の段接続への別の集信機の接続に
よって導入される、などである。

ＦＤＤＩ標準は、デユアルアタッチステーションが様々
なモードで動作して、光ケーブルのうちの１つまたはネ
ットワーク上のステーションのうちの１つにおける障害
状態に応答してネットワークがそれ自体を再構成するよ
うに適応させる。

電気的パワーがＦＤＤＩステーション、またはノードか
ら除去されるとき、明白な障害が起こる。

その場合、ＦＤＤＩノードは光バイパス［器を装備され
、それは１次リング光信号を１次光入力端子から１次リ
ング光出力端子へ直接伝える。類似の光バイパス継電器
が２次光リングのために用いられる。ＦＤＤ　Ｉ標準は
３つに上る連続する局が光学的にバイパスされることを
許容する。

ＦＤＤＩステーションの所望の特徴は様々なケーブルリ
ンクおよびノード故障状態を適応させるためにステーシ
ョンを再構成する能力であろう。

発明の要約 この発明の目的は、リングの故障またはノードの故障を
適応させるための構成に対してデュアルリングローカル
およびネットワークステーションを容易に構成するため
の装置を提供することである。

この発明の別の目的は、便利に選択されかつグループ化
されてローカルエリアネットワークステーションを構成
および再構成するための融通の利くアーキテクチャを提
供するモジュールを提供することである。

この発明の別の目的は、パーソナルコンピュータのため
のプラグインカード上で実現されるローカルエリアネッ
トワークステーションを提供することである。

この発明のこれらおよび他の目的に従って、デュアルリ
ングローカルエリアネットワーク内で様々なデータ経路
を再構成するための装置が提供される。ネットワークス
テーションは、たとえばアドバンスト・マイクロ・ディ
バイシズ・インコーホレーテッド（Ａｄｖａｎｃｅｄ　
Ｍｉｃｒｏ　Ｄｅｖｌｃｅｓ、Ｉｎｃ、　）によって提
供される、下記に説明されるＦＤＤ　Ｉネットワーク集
積回路のそれの商標である５ＵＰＥＲＮＥＴフアミリな
どにおける成る回路などの、多数の異なる回路を含む。

Ａｍ７９Ｃ８３ＦＯＲＭＡＣはＦＤＤＩ媒体アクセスコ
ントローラＭＡＣ機能を実現する。Ａｍ７９８４送信器
およびＡｍ７９８５受信器は集合的にＥＮＤＥＣを提供
してＦＤＤＩ　　ＰＨＹ機能を実現する。プラグを挿入
された印刷回路モジュール、たとえばＰＣ／ＡＴなどの
パーソナルコンピュータとしてデュアルリングＦＤＤＩ
ローカルエリアネットワークステーションを実現するた
めに、様々な他のエレメント、たとえば光データリンク
コンポーネント、ＡＴバスインターフェイス回路、バッ
ファメモリインターフェイス回路、ＣＭＴ論理回路、お
よびＦＤＤＩ構成インターフェイス回路が必要である。

この発明はこれらのコンポーネントをインターフェイス
しかつ利用して再構成可能ネットワークステーションを
提供する。この発明は一般的に、印刷回路基板またはい
かなる特定の型のモジュールにも制限されない。この発
明は、プラグイン回路モジュールまたはカード、それら
は、たとえば、アドバンスト・マイクロ・ディバイシズ
・インコーホレーテッドによって製造されるＦＡＳＴカ
ードを用いるパーソナルコンピュータにおけるローカル
エリアネットワークのためのステーションの実現化例に
特定的に適用＝１能である。

デユアルアクセススチージョンはデュアルリングケーブ
ルの１次リングおよび２次リングの両方に対してアクセ
スをｂｏする。デュアルリングネットワークのためのデ
ユアルアクセススチージョンに対して、各々がＭＡＣＳ
ＥＮＤＥＣおよび相互接続バスを含む第１モジユールお
よび第２モジユールが供給される。ＥＮＤＥＣはそれぞ
れ１次リングの１つの導体および２次リングの１つの導
体に接続される。各モジュールはまたそれぞれの相互接
続バスから成る信号を選択するためのマルチプレクサを
有する。ラッチがまたバス内へ、特定的にはＲＢ／ＴＢ
バス内へ信号を与えるために設けられ、それは第２ＭＡ
Ｃに対する受取バスおよび第２ＥＮＤＥＣのための伝送
バスである。マルチプレクサおよびそれぞれのＭＡＣお
よびＥＮＤＥＣを介するデータ経路を制御するための手
段がまた設けられて、成る動作モードにおいてネットワ
ークステーションを選択的に構成する。構成の制御、つ
まり、データ経路の選択は、たとえばホストコンピュー
タまたは回路カード上のノードプロセッサからもたらさ
れる。クロック信号選択論理がまたローカルクロックま
たは外部基準クロックの間の選択のために設けられ、そ
れはたとえばモジュールのうちの１つから提供される。

加えて、クラスＢシングルアタッチステーションとして
働く別のモジュールの付加で、ステーションは集信装置
として機能する。

この発明の特定の局面において、デュアルリングローカ
ルエリアネットワークステーションのためのネットワー
クステーションコンポーネントはパーソナルコンピュー
タのための回路カードなどの２つの回路モジュールに分
割される。カードはジャンパケーブルによって接続され
る。

この発明の別の局面に従うと、様々なステーション構成
に対するモジュール、またはビルディングブロックが設
けられる。モジュールはバスによって接続されるＭＡＣ
およびＥＮＤＥＣを含む。

バス上の成る信号がマルチプレクサの制御によって選択
される。バスへの入力はラッチ回路を介する。上記で説
明されたように、第２のモジュールは第１のモジュール
と結合されてデュアルリングネットワークステーション
を形成する。

好ましい実施例の詳細な説明 今、この発明の好ましい実施例に関して参照が詳細にな
され、それの例が添付の図面に示される。

この発明は好ましい実施例に関連して説明されるであろ
うけれども、それらはこの発明をそれらの実施例に制限
することを意図するものではないと理解されるであろう
。対照的に、この発明は代替例、修正および均等物を含
むと意図され、それらは前掲の特許請求の範囲によって
規定される発明の精神および範囲内に含まれるであろう
。

図面の第１図を今参照すると、標準ＦＤＤＩステージジ
ンのブロック図が示され、それはコンポーネント集積回
路の相互接続によって実現され、それはカリフォルニア
州、サニイベイル（Ｓｕｎｎｙｖａｌｅ　−ｓ　Ｃａ１
ｉｆｏｒｎｉａ）のアドバンスト−フィクロ・ディバイ
シズ・インコーホレーテッドによって提供されるＦＤＤ
Ｉ標準のための集積回路のスーパネットファミリとして
提供される。ファイバ分布型データインターフェイス（
ＦＤＤＩ）とも名付けられる、ＡＮＳＩ　　Ｘ３Ｔ９．
５仕様は超高速ネットワークで装置を相互接続する手段
を規定する。ファイバオプティックケーブルを介して１
００Ｍｂｐｓのデータ速度で動き、提案された標準は、
エサーメット（Ｅｔｈｃｒｍｃｔ）の１０倍の速度、優
れた雑音免疫性、および時間状めされたトークンパッシ
ングプロトコルを提供し、それはネットワークへの各ノ
ードアクセスを保証する。

５チツプ５ＵＰＥＲＮＥＴフアミリは標準に合いかつ様
々な付加的なシステム特徴を提供する。５ＵＰＥＲＮＥ
Ｔアーキテクチヤは、多くのネットワークプロトコルに
共通であるバッファマネージメント機能を２つのチップ
、Ａｍ７９Ｃ８１ＲＡＭバッファコントローラ（ＲＢＣ
）１２およびＡｍ７９Ｃ８２データ経路コントローラ（
Ｄ　Ｐ　Ｃ）１４に分割する。ＲＢＣ１２はＤＭＡチャ
ネルを提供し、かつネットワークバッファメモリ１６へ
のアクセスをアーとトレード（ａｒｂｌ　ｔｒａｃｅ）
　Ｌ、ＤＰＣ１４はバッファメモリ１６と媒体との間の
データ経路を制御する。ＦＤＤＩリンク層に対して特定
の機能がＡｍ７９Ｃ８３フアイバオプテイツクリング媒
体アクセスコントローラＦＯＲＭＡＣ１８内にパッケー
ジされる。ＡＮＳ　Ｉｔｌ［準によって規定される物理
層タスクは２チツプ工ンコーダ／デコーダ機能２０　（
Ａｍ７９８４ＥＮＤＥＣ送信器、またはＥＴＸ２２、お
よびＡｍ７９８５ＥＮＤＥＣ受信器２４、またはＥＲＸ
）および光学データリンク（ＯＤＬ）によって行なわれ
る。

図に示されるノードプロセッサ（ＮＰ）２６はチップで
はないがしかし５ＵＰＥＲＮＥＴを監督するための複雑
化されたコントローラである。バッファメモリは、それ
がホスト２８コンピユータと媒体３０との間をインター
フェイスを介して通過するとき、データの一時記憶のた
めに用いられる。

５ＵＰＥＲＮＥＴチツプセツトの１次機能はホストコン
ピュータとネットワーク媒体との間のインターフェイス
として働くことであり、データを伝送しかつそれを並列
形式（ホストにおいて）と直列形式（媒体において）の
間で嚢換する。

システムデータ経路 ノードはネットワーク媒体３０から直列形式でデータを
受取る。光学データリンク３２．３４は媒体に対してイ
ンターフェイスし、かつＥＲＸはエンコードされた流れ
からクロッキング情報を抽出し、それをＦＯＲＭＡＣ上
へ通過させる。ＦＯＲＭＡＣはＹバス３６上で８ビット
並列データをＤＰＣ１４へ送る。ＤＰＣはＤバス３８と
呼ばれる３２ビツト並列バスへこれを変換し、かつＲＢ
Ｃ１２は１６ビツトＡＤＤＲバス上にアドレスをセット
アツプしてバッファメモリ内にパケットをストアする。

このデータは最終的に３２ビツトＤバス３８上をホスト
プロセッサへ送られる。ホストプロセッサは３２ビツト
幅であると仮定され、もしこれがそうでなければ、その
ときいくつかのインターフェイス論理がバス幅を整合す
るために用いられる。

１６または３２ビツト幅システムであってもよいノード
プロセッサ（Ｎ　Ｐ）はＮＰババス呼ばれる１６ビツト
バスを介してＲＢＣ，ＤＰＣ，、ＦＯＲＭＡＣおよびＥ
ＴＸヘインターフェイスする。ＮＰは典型的にはこのバ
スを初期化および制御のために用いる。加えて、ＮＰは
またもしそれが所望であれば３２ビツトのＤバスを介し
てメモリへ直接接続され得る。

ＲＢＣＳＤＰＣおよびＦＯＲＭＡＣ上に設けられる制御
およびハンドシェイク線があり、すべてのバス上のデー
タの流れの方向を決める。

システムコンポーネント ホストシステム。「ホスト」という用語は、それにネッ
トワークインターフェイスが装着されるいかなるメイン
フレーム、ワークステーション、ミニコンピユータまた
はコンピュータ周辺装置（たとえばディスクドライブま
たはプリンタ）を意味するためにここで用いられる。大
きなシステムにおいて、パワフルなＮＰが様々なネット
ワーク特定仕事をオフロードするために用いられてもよ
い。より簡単なシステムにおいて、ホストおよびＮＰは
同じであり、ホストコンピュータがすべてのＮＰ機能を
行なうことを意味する。低コストシステムが典型的には
この構成を用いるであろう。

ノードプロセッサ。ノードプロセッサ（ＮＰ）は５ＵＰ
ＥＲＮＥＴチツプセツトの動作を監督するために用いら
れるマイクロプログラムされたまたは従来のマイクロプ
ロセッサベースのシステムであり得る。それの主要機能
はこれらのチップを初期化しかつ様々なシステムレベル
およびパケットレベル割込みに応答することである。最
も簡単な場合において、それは最小のステートマシンで
あり得る。より複雑なアーキテクチャは７層国際標準化
機構（ＩＳＯ）モデルによって特定される上方層プロト
コルを実行するために必要とされるすべての複雑化を有
し得る。

ＮＰはＮＰババスよび様々なバスハンドシェイクおよび
命令線を用いて５ＵＰＥＲＮＥＴチツプセツトと通信す
る。それのホストシステムとのハンドシェイクはユーザ
規定でありかつホストとノードプロセッサとの間の機能
の分割に依存する。

ＮＰは、ＲＢＣにＮＰ要求を発行しかつＤＰＣ彼制御３
２ビットＤバスを用いるか、またはＲＢＣへのソフトウ
ェア命令を介しておよびＤＰＣの内部レジスタを介して
バッファメモリ内のデータをアクセスすることによって
バッファメモリと通信する。典型的なＮＰは類別された
周辺チップ（ＤＭＡ、割込みなどのため）およびローカ
ルメモリを伴うマイクロプロセッサでなることができる
。ＮＰは５ＵＰＥＲＮＥＴチツプセツトをネットワーキ
ング機能のための周辺装置として取扱う。

ＮＰは５ＵＰＥＲＮＥＴチツプセツトおよびバッファメ
モリの状態にわたる完全な制御（およびそれの知識）を
有する。これらのチップはそれらの状態をＮＰに対して
使用可能にしてそれがこの制御を維持することを助ける
。

ＮＰはネットワーククロックに関して同期的または非同
期的のいずれかで動作し得る。５ＵＰＥＲＮＥＴチツプ
セツトを囲むＩＣとのいかなる要求される同期もＲＢＣ
−ＮＰインターフェイスにおいてＲＢＣによって行なわ
れる。

バッファメモリ。バッファメモリ１６はスタティックＲ
ＡＭからなり、フレームの中間記憶のために用いられる
。それのアドレスはＲＢＣ１２によって発生される。典
型的な場合において、ＲＢＣおよびＤＰＣはメモリ内に
受取られたフレームをストアする。ＮＰはホストがフレ
ームが良好であることを保証するために必要ないかなる
処理をも行なう。最終的に、フレームはホストに転送さ
れる。フレーム伝送はまさに逆である。１００Ｍｂｐｓ
データ速度において、５５ｎｓアクセス時間が一般的に
十分である。別個のＩｌｏおよび多重化されたＩ１０構
成の両方が用いられ得る。オプションとして、メモリは
バイトパリティを有するようにセットアツプされ得る。

メモリはＤＰＣ，ＮＰおよびホストによってアクセスさ
れ得る。これらのうちのただ１つのみがいつでもメモリ
にアクセスすることができ、かつＲＢＣはすべての要求
をアービトレートして誰がメモリにアクセスするかを決
める。

（ＲＢＣ）。ＲＢＣ１２は受取られたおよび伝送された
フレームに対してバッファメモリ１６ヘアドレスを発生
する。受取られたフレームはＦＯＲＭＡＣ１８から取ら
れ、ＤＰＣ１４によって８ビツトから３２ビット形式に
変換され、かつバッファメモリ１６内にストアされる。

伝送されるべきフレームはバッファメモリから取られか
っＦＯＲＭＡＣに送られる。ＲＢＣは３つのＤＭＡチャ
ネルを有しかつＤＰＣ，ＮＰおよびホストから入来のＤ
ＭＡ要求をアービトレートする。ＲＢＣはまたバッファ
マネージメントを取扱う。それは、バッファＲＡＭを、
それの様々な内部ポインタを操作することによって受取
られたフレームをストアするためのラップアラウンドＦ
ＩＦＯのように現われさせ、かつフレームを伝送するた
めのリンクされたリスト構成を用いる。

ハンドシェイク信号を用いてＲＢＣがＤＰＣとインター
フェイスし、伝送または受取りされたフレームに対する
バッファメモリアドレスを発生する。それは命令および
バスインターフェイス線を用いてＮＰとインターフェイ
スする。それはまたＮＰがバッファメモリを用いること
を可能とするＤＭＡ要求チャネルを有する。ＲＢＣはま
たＮＰに対する割込みを提供する。ＲＢＣのホストとの
唯一のインターフェイスはＤＭＡ要求チャネルを介して
であり、それはバッファメモリのホスト使用を可能とす
る。それのメモリとのインターフェイスはアドレスおよ
び制御線を介して直接である。

Ａｍ７９Ｃ８２データ経路コントローラ（ＤＰＣ）。Ｄ
ＰＣ１４の１次機能は受取られたフレーム内のデータを
バイトワイドから３２ビツトワードフオーマツトに変換
することでありかつ伝送されたフレーム内のデータを３
２ビツトからバイトワイドフォーマットに変換すること
である。データフレームを受取るとき、ＦＯＲＭＡＣ１
８はＹバス上に８ビット並列データを送る。データのこ
れらの８ビツトバイトはＤＰＣによってＤバス上の３２
ビット並列形式に再構成され、かつバッファメモリ内に
ストアされる。フレーム伝送はまさにこのプロセスの逆
である。ＤＰＣはまたパリティチエツクを行ないかつフ
レームおよびノード状態を発生する。それは命令および
バスインターフェイス線を用いてＮＰとインターフェイ
スし、かつＮＰに対する割込みを供給する。ＤＰＣはハ
ンドシェイク信号を用いてＲＢＣとインターフェイスし
、それはＲＢＣが伝送されたまたは受取られたフレーム
のためにバッファメモリ内でアドレスを発生することを
要求する。ＤＰＣのＲＢＣとのインターフェイスはまた
それがバッファメモリへのホストまたはＮＰ　　ＤＭＡ
読出しまたは書込みのためにパリティをチエツクするこ
とを可能とする。ＤＰＣは、それがフレームの伝送また
は受取りを開始すること可能とするハンドシェイク信号
を用いてＦＯＲＭＡＣとインターフェイスする。

それのメモリとのインターフェイスはデータバスを介し
て直接である。

はＦＤＤＩ標準ネットワーキング方式のための媒体アク
セス制御、（ＭＡＣ）層プロトコルを行なう。

ＦＯＲＭＡＣはノードがネットワークへのアクセスを得
ることができるときを決め、かつトークン取扱い、アド
レス認識、およびＣＲＣのために必要とされる論理を実
現する。

フレームの受取りで、ＦＯＲＭＡＣｌｇはＤＰＣにフレ
ームを送る前に物理層ヘッダをすべて取り去る。パッケ
ージデリミタのいかなるプリアンプルまたは開始もＦＯ
ＲＭＡＣによって検出されかつ捨てられる。同じ方法で
、いかなるエンド・オブ争フレームキャラクタまたはポ
ストアンブルもまた除去される。ＦＯＲＭＡＣは行先ア
ドレスのために入来のフレームをチエツクしかつＤＰＣ
に整合が起こらないときを知らせる。それはまたパケッ
ト上のＣＲＣを発生しかつチエツクする。

ＦＯＲＭＡＣｌｇはノード状態およびフレーム状態を識
別する状態ビットを発生する。フレーム状態はＤＰＣに
よってバッファメモリ内に書込まれる。ＤＰＣは特殊ハ
ンドシェイクを介して状態を認識する。ノード状態およ
び動作的情報は内部状態レジスタ内にストアされ、それ
はＮＰババス介してアクセスされる。

ＤＰＣおよびＦＯＲＭＡＣの間のインターフェイスは８
ピツドデータ経路である。ＤＰＣは半二重装置であり、
それはそれがそれの８ビツトバス上で伝送または受取り
のいずれかを行なえることを意味する。ＦＯＲＭＡＣは
任意の完全二重能力を提供する。この特徴はＦＤＤＩ仕
様によって必要とされず、もしこの特徴が所望でなけれ
ば、そのときＦＯＲＭＡＣＹＲおよびＹＴババスＤＰＣ
のＹバスに結ばれることができ、半二重システムを実現
する。

ＦＯＲＭＡＣのＥＴＸおよびＥＲＸとのインターフェイ
スは３つの１１ビツト（８のデータ、２の制御、および
１つのパリティビット）バスからなる。これらのうちの
２つは受取られたデータフレームを取扱い、一方第３の
ものはデータ伝送のために用いられる。これらのバス上
のデータはバイト速度クロック（ＢＣＬＫ）で同期して
移動する。

ＦＯＲＭＡＣは、２つの制御キャラクタおよび１つのパ
リティビットによって伴われる８ビツトバイトの形式で
データフレームを伝送する。ＥＴＸ２２はそのとき４　
Ｂ１５　Ｂエンコーディングを行ない、それは出力波形
におけるＤＣバランスを維持しかつエンコードされたパ
ターン内にわずか３つの連続する０が存在するように保
証する。ＥＸＴはそれからデータを並列から直列フォー
マットに変換し、かつＮＲＺＩ（０に戻らず、１上に反
転）ビットストリームをファイバオプティック送信器に
送る。ＥＸＴはまたＮＰと通信してＦＤＤＩ特定された
線状態を媒体上に強制し、様々な折返し機能を行ない、
かつどの伝送または受取バスが活性状態であるかを選択
する。ネットワークインターフェイスの残りによって用
いられるバイトクロックもまたＥＸＴによって発生され
る。

Ａｍ７９８５　　ＥＮＤＥＣ受信器（ＥＲＸ）。

ＥＲＸはネットワーク媒体から受取られた直列フレーム
から受取ビットクロックを抽出する。このタイミング情
報はＮＲＺ　Ｉ−ＮＲＺデコーディングを行なうために
用いられ、ビットの流れを５ビット並列形式に変換し、
４Ｂ１５Ｂデコーデイングを行ない、かつそれからＦＯ
ＲＭＡＣへのさらなる伝送のためにＥＴＸ内の受取ＭＵ
Ｘへデータを送る。ＥＲＸ上の弾性（ｅｌａｓｔｌｃｌ
Ｌｙ）バッファはノードがわずかに異なるクロック速度
で動作することを許容する（ＦＤＤＩ標準によって特定
される±０．００５％）。

光データリンク（ＯＤＬ）。ファイバオプティック受信
器３２．４２は典型的にはＰＩＮダイオード、増幅器、
等化器、自動利得制御回路およびコンパレータでなる。

ＰＩＮダイオードはファイバから光信号を受取りかつそ
れを電気的波形に変換する。信号はそれから増幅されか
つ条件を設けられる。増幅器利得が使用可能でありかつ
入来の信号の大きさに依存する。条件を設けられた波形
はそれからコンパレータを介して通過させられ、それは
出力が論理の「１」またはｒＯＪのいずれであるべきか
を決める。結果としてビットの流れはそれから１対の差
動ドライバでＥＲＸへ与えられる。

ファイバオプティック送信器３４．４４はＥＸＴから差
動信号を受入れ、かつ発光ダイオード（ＬＥＤ）によっ
て、それをファイバオプティックケーブル上への伝送の
ために光出力に変換する。

第２図はアドバンスト・マイクロＯディバイシズ・イン
コーボレーテッドＡｍ７９Ｃ８３ファイバオプティック
媒体アクセスコントローラ（ＦＯＲＭＡＣ）集積回路、
またはチップ５０のブロック図を示す。このチップはＦ
ＤＤＩ標準によって特定される時間法めされたトークン
パッシングプロトコルを実現するＣＭＯＳ装置である。

それは、プリアンプル、ＣＲＣ，および状態情報を発生
することなどのデータフレームフォーメーション機能を
行なう。リング診断および統計的ネットワーク特徴づけ
のためにステーシランマネージメントソフトウェアによ
って必要とされる情報がまたこの集積回路によって供給
される。７つのバスが外部回路とのＦＯＲＭＡＣのイン
ターフェイスに備える。ＮＰババス２がチップの初期化
および制御のための経路を設ける。ＲＡババスＲＢＸバ
スおよびＸバスは物理層とのインターフェイスをＦＯＲ
ＮＡＣに与える。ファイバオプティック媒体から受取ら
れたデータ信号がＲバスのうちの１つを選択するマルチ
プレクサを介してチップに割込まされるために選択され
る。データ信号がＸバス上のファイバオプティック媒体
に送られる。選択されたＲ　、（ス上で受取られたデー
タフレームがＸバス上で繰返される。データフレームは
、ＦＯＲＭＡＣがデータ伝送、トークン発行、クレーム
またはビーコン状態にあるとき繰返されない。

第３図はＥＮＤＥＣ内０、送信器６２および受信器６４
を示し、それはＦＤＤＩネットワークに対する物理電気
インターフェイスを提供する。送信器はコード変換を提
供しかつ接続マネージメントに対してインターフェイス
する。受信器はクロック回復、バイト整列、デコーディ
ング、およびクロック不整合バッファリングを取扱う。

ＦＤＤＩ標準は３つのバイトのネットワークノードまた
はステーションを呼び、それらはシングルアタッチステ
ーション（ＳＡＳ）　、デユアルアタッチステーション
（ＤＡＳ）および集信装置ステーションである。シング
ルアタッチステーションはリングのうちのただ１つに接
続する。シングルアタッチステーションは１つのＭＡＣ
および１つのＥＮＤＥＣを用いる。デユアルアタッチス
テージジンは１次リングへと２次リングへの両方に接続
する。デユアルアタッチステーションは１つまたはそれ
以上のＭＡＣおよび２つのＥＮＤＥＣを用いる。デユア
ルアタッチステーションは２つのモード、スルーモード
およびラップモードのいずれかで動作する。

スルーモードにおいて、１次リングからステーションへ
の入力信号はステーションを介して結合されかつそれか
ら１次リングへ出る。

ラップモードにおいて、１次リングからステーションへ
の入力信号はステーションを介してかつそれから２次リ
ングへ出て結合される。

１つのＭＡＣを伴うデユアルアタッチステーションに対
して、ラップモードがＷＲＡＰ　　ＡとしてまたはＷＲ
ＡＰ　　Ｂ構成としてのいずれかで実現される。ＷＲＡ
Ｐ　　Ａ構成において、１次リングからステーションへ
の入力信号がＭＡＣ内のデータ経路を介してかつそれか
ら２次リングへ出て送られる。ただ１つのＭＡＣが用い
られるので、ＷＲＡＰ　　Ａ構成において、ステーショ
ンへの２次リング入力信号はＥＮＤＥＤ内においてのみ
データ経路を介してかつそれから１次リングへ出て送ら
れる。その代わりとして、ＷＲＡＰ　　Ｂ構成において
、２次リングからステーションへの入力信号がＭＡＣに
おいてデータ経路を介してかつそれから１次リングへ出
て送られる。ＷＲＡＰ　　Ｂ構成において、ステーショ
ンへの１次リング入力信号がＥＮＤＥＣ内においてのみ
データ経路を介してかつそれから２次リングへ出て送ら
れる。

２つのＭＡＣを伴うデユアルアタッチステーションに対
して、１つだけのラップモードＷＲＡＰが実現される。

１次リングからステーションへの入力信号がＭＡＣのう
ちの１つを介してかつ２次リングへ出て通過させられる
。ＷＲＡＰモードに対して、２次リングからステーショ
ンへの入力信号が他方のＭＡＣを介してかつそれから１
次リングへ出て通過させられる。

第４図はデユアルアタッチデユアルアタッチステーショ
ン７２．７４．７６およびシングルアタップシングルア
タッチステーション７８．８０．８２でなるＦＤＤＩネ
ットワーク７０を示す。ワイヤリング集信装置８４は実
際にデユアルアタッチステーションの特殊なケースであ
る。それは１次リングへの２つの接続およびシングルア
タッチアタッチメントへの単一の接続を有する。第４図
は壊れたケーブルのない十分に構成されたリングを示す
。矢印の先は逆動作リング上のデータフローの方向を示
す。シングルアタッチステーションが集信装置を介して
１次リングへのみ接続される。

すべてのステーションが二重ファイバケーブルでリング
へ装置する。ケーブルは単一のジャケット内に両方の光
ファイバを収容し、かつ２つのファイバが単一の二重コ
ネクタで終端となる。デユアルアタッチ−シングルアタ
ッチが集信装置−シングルアタッチを同じ型のコネクタ
で接続する。

第５図はステーションＤ８４およびステーションＧ７６
の間のケーブル故障を受けた第４図のＦＤＤＩネットワ
ークを示す。ＦＤＤＩネットワークシステムはデータ信
号を２次リングを介して戻して送ることによってこの破
壊を補う。故障ケーブルリンクが近隣ステーションＧお
よびＤによって検出されるとき、それは分離される。

第６図はＭＡＣとＥＮＤＥＣユニットとの間の相互接続
を示し、そこでＥＮＤＥＣはいわゆるＦＡＳＴ印刷回路
基板１００内でＦＤＤＩ　　ＰＨＹユニットとして機能
する。その図はＦＡＳＴに対する詳細なブロック図を示
し、それはＦＤＤＩＰＣ／ＡＴ　　５ＵＰＥＲＮＥＴ技
術であり、ＩＢＭ　　ＰＣ／ＡＴパーソナルコンピュー
タにプラグを挿入するＦＤＤＩシステム評価回路ボード
としてアドバンスト・マイクロ・ディバイシズ・インコ
ーホレーテッドから人手ｉ１１能な回路ボードである。

ＰＣ／ＡＴパーソナルコンピュータ内の１つのＦＡＳＴ
印刷回路基板はシングルアタッチメントステーション（
Ｓ　Ａ　Ｓ）として働く。２つまたはそれ以上のボード
を用いて、ＤＡＳ　（デユアルアタッチメントスチージ
ョン）または集信装置（ＣＯＮＣ）などの他のＦＤＤＩ
ステーション型が実現され得る。ＤＡＳまたはＣ０ＮＣ
を構成するために、２つまたはそれ以上のＭＡＣ（媒体
アクセスコントローラ）および２つまたはそれ以上のＰ
ＨＹ（物理層）が必要とされる。ＭＡＣおよびＰＨＹユ
ニットの間の様々な接続が異なる型のＦＤＤ　Ｉステー
ションを発生する。それゆえＤＡＳおよびＣ０ＮＣのた
めに複数ＦＡＳＴカードを用いることにおけるキーは、
ＰＨＹおよびＭＡＣユニットを接続する３つのバスを扱
うことにある。

再構成マルチプレクサは３つのバスを制御する。

再構成は、同様にこれらのバスに関する内部制御を有す
るＭＡＣおよびＰＨＹによってさらに容易にされる。

ＦＡＳＴカードはＦＤＤ　Ｉデモンストレーションツー
ルとして入手可能であり、かつＦＤＤＩステーションカ
ードのすべての特徴を提（」（する。それはシングルア
タッチメントステーション（ＳＡＳ）として設計される
けれども、ハードウェアフック、またはインターフェイ
スが設けられ、それゆえ様々な型のデユアルアタッチメ
ントスチージョン（ＤＡＳ）および集信装置（ＣＯＮ）
構成が２つまたはそれ以上のボードを用いて構成され得
る。これらのハードウェアフックは３つの３状態バツフ
ア（出力がともに短絡され、それらは１０ビツト、３−
１マルチプレクサとしてＩＪＩ＜）、２つのレジスタお
よび２つの２６ビンコネクタを用いて実現される。約４
インチ長のリボンケーブルおよび２６ピンコネクタを用
いて、同様に同じＡＴマザーボードにプラグを挿入する
近接のＦＡＳＴボードがともに接続され得る。

第７図はより詳細に再構成マルチプレクサ機構を示す。

オンボードＦＯＲＭＡＣ１１０伝送バス、Ｘバス１１２
はＥＮＤＥＣのＴＡＸバス接続される。ＸバスはＦ　Ｏ
ＲＭＡ　Ｃからの出力でありかつＴＡＸバスオンボード
ＥＮＤＥＣへの入力である。

オンボードＦ　ＯＲＭＡ　Ｃ受取バスＲＡバス１１４は
オンボードＥＮＤＥＣＲバスに接続される。

ＲＡババスＲバス上をＥＮＤＥＣによって伝送されるデ
ータを受入れる。オンボ・−ドＦＯＲＭＡＣの第２の受
取バス１１６、ＲＢババスそれはまたＷＣバスと呼ばれ
、オンボードＥＮＤＥＣの受取バス、ＴＢババス接続さ
れる。近接のカードから入来のデータがＲＢ／ＴＢバス
上で受取られるであろうし、かつＦＯＲＭＡＣまたはＥ
ＮＤＥＣのいずれかがそのデータを受入れることができ
る。

第８図は３つのバＸＸ／ＴＡ、ＲＡ／Ｒお、及びＲＢ／
ＴＢを示し、それらはまた３つの１０ビツト３状態バツ
フｙＡｍ２９Ｃ８２７１２０，１２２，１２４を用いて
形成される１０ビツト、３−１マルチプレクサの入力に
接続される。バッファ能動化はソフトウェア制御の下に
ある。バッファ出力がともに接続されて３−１．１０ビ
ツトマルチプレクサを構成する。第７図に示されるよう
に、１０ビツトマルチプレクサ出力が２６ビンコネクタ
、Ｊｌ、において使用可能であり、そこからそれは２６
ピンケーブルを介して別のボードへ供給され得る。２つ
のレジスタＡｍ２９Ｃ８２１１２６，１２８が別のＦＡ
ＳＴカードからＪ２、第２の２６ビンコネクタを介して
入来するデータを受入れる。２６ピンケーブルは１つの
ボードのＪｌを第２のボードのＪ２へ接続する。データ
はいつもコネクタＪ１からコネクタＪ２へ流れる。

第９図はマルチプレクサを制御するための一連のＤフリ
ップフロップ１３０．１３２．１３４を示す。

ボード間のＢＣＬＫＨ期。第１０図はクロック選択およ
び分布配列１４０を示す。複数のボードがＤＡＳまたは
ＣＯＮ型のＦＤＤＩステージ日ンを構成するために用い
られるとき、１つのボードのみがＢＣＬＫを発生するべ
きであり、かつすべての他のボードが局部的にそのクロ
ックを再発生するべきであり、それゆえ１つのシステム
を形成するすべてのボードが互いに同期して動り、第１
のボード上のＢＣＬＫが反転される。この反転されたク
ロックはリボンケーブルを介して他のボードへ送られ、
かつそれがバッファされた後に内部使用に対して使用可
能とされる。このバッファされたＢＣＬＫ＊はソースボ
ードを含むボードの各々上で再反転される。ソースポー
ドはＪｌ上で反転されたクロックを出力し、かつ第２の
ボードがそれを１２上で受取る。第２のボードがこのク
ロックをＪｌ上で第３のボードへ伝送するなどである。

各ボード上で、ジャンパブロックＷ２０がボード動作の
ために適切なりロックを選択する。ソースポードは内部
クロックを用い、かつすべての他のボード（ＤＡＳまた
は集信装置モードにおいて）がボード動作のために外部
クロックを選択する。各ボード上で選択されたクロック
がバッファされ、かつそれから再び反転されて正しいク
ロック極性を得る。この機構はボード間を通過するクロ
ック信号上の最小のロード（ｌｏａｄ）を供給する。

各ボード上の合計クロック信号ロードは３つのドライバ
ＢＣＬＫ１、ＢＣＬＫ２、およびＢＣＬＫ３によって分
けられる。

ボード間のＤＡＴＡ同期。シングルＡＴチャシ内の２つ
またはそれ以上のＦＡＳＴボードがともに接続されてＤ
ＡＳまたはＣＯＮＭｌのＦＤＤＩステージ四ンを形成し
てもよい。データは１つのボード上のＦＯＲＭＡＣまた
はＥＮＤＥＣから別のボード上のＦＯＲＭＡＣまたはＥ
ＮＥＣへ流れるであろう。ＦＯＲＭＡＣおよびＥＮＤＥ
Ｃのためのデータセットアツプおよびホールド時間はエ
ラーフリーデータ転送を達成するために合わなければな
らない。ワーストケースタイミングはデータが１つのボ
ード上のＥＮＤＥＣによってＲバス上で発生されかつ別
のボード上のＲＢババス上ＦＯＲＭＡＣによって受取ら
れるとき起こるであろう。

１つのボードから第２のものへ通過するデータはそれが
第２のボードに到着するや否やそのボード上のローカル
ＢＣＬＫを用いてラッチされる。同じデータがＢＣＬＫ
＊を用いて再クロック動作され、かつそれからＦＯＲＭ
ＡＣおよびＥＮＤＥＣに対して使用可能にされる。この
機構は可能な最大データセットアツプおよびホールド時
間を提供する。

クロック選択。ジャンパ配列が３つのソースのうちの１
つからクロックを選択するためにＦＡＳＴカード上に設
けられる。２つの別個の組のジャンパは第１および第２
のクロック選択をする。ジャンパＷ１１はステーション
動作のためにＥＮＤＥＣ発生クロックまたは発振器発生
クロックの間で選択を提供する。第２の組のジャンパは
ステーション動作のためにオンボードクロックおよび外
部クロックの間の選択を提供する。それはまた終了抵抗
器を提供する。第２の組のジャンパはボードクロックを
用いるための省略時のセツティングを有するが、しかし
ＤＡＳまたはＣＯＮが２つまたはそれ以上のボードで構
成されるとき、外部クロックおよび／または終了抵抗器
が選択され得る。

ＥＮＤＥＣクロック（ＢＣＬＫＯＬＩＴ）　　Ｗｌｌ−
２オヨびｗｔ　ｔ−を発振器クロック　　　　　　Ｗｌ
ｌ−２およびＶｌｌ−３第２表： クロック選択 内部クロック クロック、また ターミネータを 用いる 外部クロック ソース終了 ンヤノハ Ｗ２Ｏ−３−Ｗ２Ｏ−４ コメント このカード ソース 他のボードから のクロックを用 い、ターミネー タは用いない。

−Ｗ２０−２　１５００ｔｏｇターミ Ｗ２Ｏ−５−Ｗ２Ｏ−６ ネータ エンド終了　　　Ｗ２Ｏ−７−Ｗ２Ｏ−８１５００ｈｍ
ターミネータ ＦＤＤＩステーション構成。

第１１Ａ図ないし第１４Ｃ図は上記に説明された型の複
数のＦＡＳＴカードを用いて構成されることができる様
々なＦＤＤＩステーション型を示す。ＦＯＲＭＡＣおよ
びＥＮＤＥＣを介する情報信号経路がノードプロセッサ
のソフトウェア制御の下に構成される。ＦＡＳＴカード
間の情報信号の伝送のためのＦＡＳＴカードの再構成マ
ルチプレクサもまたノードプロセッサの制御の下に構成
される。

単一の回路ボード設計がＦＡＳＴカードのために用いら
れることが所望である。それゆえ、成る集積回路がシス
テムの要件に適合するためにカードから存在するかまた
は削除され得る。たとえば、単一ＭＡＣを用いるデユア
ルアタッチ（１■成が２つのＦＡＳＴカードのうちの１
つから１つのＭＡＣ集積回路を除去し得る。他のスーパ
ネットフッミリコンポーネントもまた必要とされるよう
に除去されることができる。カードを構成する特定の５
ＵＰＥＲＮＥＴ集積回路のこの存在または削除はカード
のポピュレーティング（ｐｏｐｕｌａＬｌｎｇ）または
デポビュレーティング（ｄｅｐｏｐｕｌａｔｉｎｇ）と
呼ばれる。

ステーション内の内部データ経路は多数の異なるステー
ション構成を提供するように再構成可能である。デユア
ルアタッチステーションに対して、ＴＨＲＯＵＧＨモー
ドまたはＷＲＡＰモードが得られる。加えて、集信装置
は装着されたステーションを挿入またはバイパスする能
力をａさなければならない。集信装置を介するネットワ
ークデータ経路が維持される一方で、装着されたステー
ションの診断テストのために集信装置が集信装置内で装
着されたステーションをＭＡＣに接続できることがまた
望ましい。

５ＵＰＥＲＮＥＴチツプセツトフ７ミリのコンポーネン
トはステーション内でデータ経路を再構成するためのデ
ータ経路選択能力を提供する。この能力は上記で説明さ
れたＦＡＳＴカードマルチプレクサ選択機能と結合され
、それは様々なステーション型の構成のための「ビルデ
ィングブロック」回路ボードを提供する。データ経路構
成および再構成がＦ　ＯＲＭＡ　ＣとＥＮＤＥＣとの間
の相互接続に特定的に焦点を合わせるので、第１１Ａ図
ないし第１４Ｃ図はネットワークステーションのための
ＦＡＳＴカードの成るコンポーネントだけを示すように
簡略化された。第６図は他のコンポーネントを示し、一
方ｆｆ１ｌｌＡ図ないし第１４Ｃ図はカードの各々にχ
・１するＦＯＲＭＡＣ，ＥＮＤＥＣ，入力ラッチ、およ
び出力マルチプレクサのみを示す。

第１１Ａ図は２つのカードから構成されるＴＨＲＯＵＧ
Ｈ，その代わりにはＴＨＲＵ、モード内でのデユアルア
タッチ、シングルＭＡＣステーションを示す。第２のカ
ードはＦＯＲＭＡＣ，ＲＢＣＳＤＰＣ，およびバッファ
メモリに関してデポピュレートされる。図の中の太い経
路はＴＨＲＯＵＧＨモードに対する経路を示す。マルチ
プレクサおよび入力ラッチが例証的に示される。

第１１Ｂ図はＷＲＡＰ　　Ａモードにおいてデユアルア
タッチ、シングルＭＡＣステーションを示し、そこにお
いて１次リングデータはＭＡＣを介してかつ２次リング
上へ出て送られる。２次リングデータはＥＮＤＥＣデー
タ経路のみを含むデータ経路を用いて１次リングへ出て
送られる。

第１１Ｃ図は示されるＷＲＡＰ　　Ｂモードにおけるデ
ユアルアタッチ、シングルＭＡＣステーションを示す。

第１２Ａ図はＴＨＲＯＵＧＨモードにおけるデユアルア
タッチ、デュアルＭＡＣステーションを示す。２つのＭ
ＡＣ，ＲＢＣ，ＤＰＣ，およびバッファメモリが用いら
れる。１次および２次リング経路の両方がＴＨＲＯＵＧ
Ｈモードにある。第１２Ｂ図は代替のＴＨＲＯＵＧＨモ
ード構成を示す。

第１２Ｃ図は両方のＦＯＲＭＡＣを用いるＷＲＡＰモー
ドにおけるデユアルアタッチ、デュアルＭＡＣステーシ
ョンを示す。

第１３Ａ図および続く図は３つのアタッチメントカード
を伴うデユアルアタッチシングルＭＡＣ集信器を示す。

すべての図面におけるカードの各々は下記に説明される
同じ４つの機能を実現する。

ステーションはｒＴ　ＨＲＵＪモードにある。アタッチ
メントカードの状態は以下のようである。：０Ｎ−ＬＩ
ＮＥ　　ｌ：外部ステーションがＥＮＤＥＣを介してネ
ットワークに構成される。ＦＯＲＭＡＣはこの接続に参
加しない。もしこの０Ｎ−Ｌ　Ｉ　ＮＥ織機構用いられ
れば、ＦＯＲＭＡＣ。

ＤＰＣ，ＲＢＣおよび付帯の論理がこのアタッチカード
上でデポビュレートされ得る。

０Ｎ−ＬＩＮＥ　　２：外部ステーションがＦＯＲＭＡ
Ｃを介してネットワークに構成される。これはＦＯＲＭ
ＡＣ統計カウンタが装着されたステーションのオンライ
ン診断のために用いられることを可能とする。

ＤＩＡＧＮＯ３ＴＩＣ，このモードは、アタッチステー
ションおよびアタッチメントカードが診断ダイアログに
参加する一方で、割込されないネットワーク動作を可能
にする。

しかしながら、セミ・ボピニレーテッドカード（ＦＯＲ
ＭＡＣおよびＣ０１ＪＮＴＥＲ３）はロストおよびエラ
ーカウント統計を行なうのと同様に動作的リングを診断
し得る。

ＢＹＰＡＳＳ、このモードにおいて、ステーションは集
信器ボートに装むされず（またはパワーダウン）かつネ
ットワークデータ経路はカードを介して割込されずに通
過する。

第１３Ｂ図はＷＲＡＰ　　Ａモードにおけるデユアルア
タッチ、シングルＭＡＣ集信装置を示す。

第１３Ｃ図はＷＲＡＰ　　Ｂモードにおけるデユアルア
タッチ、シングルＭＡＣ集信装置を示す。

第１４Ａ図はＴＨＲＯＵＧＨモードにおけるデユアルア
タッチ、デュアルＭＡＣ集信装置を示す。

第１４Ｂ図は代替のＴＨＲＯＵＣ；Ｈモードにおけるデ
ユアルアタッチ、デュアルＭＡＣ集信装置を示す。

第１４Ｃ図はＷＲＡＰモードにおけるデユアルアタッチ
、デュアルＭＡＣを示す。

カード、またはモジュールを用いて、ステーション内の
データ経路の多数の構成および再構成が様々な動作的要
件またはケーブルまたはシステム上の故障を適応させる
ために使用可能であることが、上記の説明から明らかで
ある。

この発明の特定の実施例の以上の説明が例示および説明
の目的のためになされた。それらは、余すところがない
ことまたはこの発明を開示された正確な形式に制限する
ことを意図されず、かつ明らかに多（の修正および変更
が上記の教示の下に可能である。実施例はこの発明の原
理およびそれの実務的な応用を最良に説明するために選
択されかつ説明され、それによって予期される特定の使
用に適する様々な修正を伴ってこの発明および様々な実
施例を当業者が最良に用いることを可能とする。この発
明の範囲がここに添えられた特許請求の範囲およびそれ
らの均等物によって規定されることが意図される。

この発明に組入れられかつその一部を形成する添付の図
面は、この発明の実施例を示し、かつ説明とともにこの
発明の詳細な説明するために働く。

【図面の簡単な説明】

第１図はアドバンスト・マイクロ・ディバイシズ・イン
コーボレーテッドスーバネット集積回路チップセットの
相互接続によって実現されるＦＤＤＩステーションのブ
ロック図である。 第２図はＦＤＤＩ標準のためのＭＡＣ層プロトコルを実
現する集積回路のブロック図である。 第３図はＦＤＤＩネットワークのための物理的電気イン
ターフェイスを実現する送信器および受信器集積回路の
ブロック図である。 第４図はシングルアタッチ、デユアルアタッチ、または
集信装置ステーションとして動作されるステーションを
有するＦＤＤＩネットワークを表わす図である。 第５図はケーブル故障のために再構成される第４図のＦ
ＤＤＩネットワークを表わす図でありかつラップモード
におけるおよびスルーモードにおけるステーションを示
す。 第６図は２つの類似のステーション印刷回路基板の詳細
ブロック図であり、カードの間で信号を相互接続するた
めのこの発明に従うマルチプレクサおよびラッチを示す
。 第７図は出力マルチプレクサおよび入力ラッチを有する
ＦＤＤ　Ｉステーションカードの成るエレメントのみを
示すブロック図であり、それはこの発明に従ってステー
ションの再構成のために適合させられる。 第８図は第７図の出力マルチプレクサおよび入力ラッチ
の特定の実現化例を示すブロック図である。 第９図は多重制ｇｌＩ論理回路の特定の実現化例を示す
ブロック図である。 第１０図はこの発明に従うＦＤＤＩステーションカード
のためのクロック選択および分布システムのブロック図
である。 第１１Ａ図、第１１Ｂ図および第１１Ｃ図はステーショ
ンに対する動作のそれぞれ、ＴＨＲＯＵＧＨ，ＷＲＡＰ
　　ＡおよびＷＲＡＰ　　Ｂモードを提供するためにシ
ングルＭＡＣを用いるデユアルアタッチステーション構
成を示す。 第１２Ａ図、第１２Ｂ図および第１２Ｃ図はステーショ
ンに対する動作のそれぞれＴＨＲＯＵＧＨ１代替のＴＨ
ＲＯＵＧＨ，およびＷＲＡＰモードを提供するために２
つのＭＡＣを用いるデユアルアタッチステーション構成
を示す図である。 第１３Ａ図、第１３Ｂ図および第１３Ｃ図はステーショ
ンに対する動作のそれぞれＴＨＲＯＵＧＨ，ＷＲＡＰ　
　ＡおよびＷＲＡＰ　　Ｂモードを提供するために単一
のＭＡＣを用いる集信装置ステーション構成を示す図で
ある。 第１４Ａ図、第１４Ｂ図および第１４Ｃ図はステーショ
ンに対する動作のそれぞれＴＨＲＯＵＧＨ１代替のＴＨ
ＲＯＵＧＨＳＡＮＤ　　ＷＲＡＰモードを提供するため
に２つのＭＡＣを用いる集信装置ステーション構成を示
す図である。 図において、１２はＡｍ７９Ｃ８１ＲＡＭバッファコン
トローラであり、１４はＡｍ７９Ｃ８２データ経路コン
トローラ（ＤＰＣ）であり、１８はＡｍ７９Ｃ８３フア
イバオプテイツクリング媒体アクセスコントローラＦＯ
ＲＭＡＣであり、１６はバッファメモリであり、１００
はＦＡＳＴ印刷回路基板である。 特許出願人　アドバンスト・マイクロ・ディバ０ＡＳ　
シン７）し’ＭＡＣ”丁ＨＦＩＵ”ＦＩＧご一１１Ａ ＦＩＧご一５ＩＣ ＡＳ ンとフレＭＡＣ”ＷＩ’？ＡＰ　Ａ ＦＩＧ、−１１Ｂ ＦＩＧ、−１２Ａ ＤＡＳ　７’ａ７７しＭＡＣ”ＡＬＴ　丁ＨＲＵ”ＦＩ
Ｇ＝Ｉ２Ｂ ＦＩＧ＝１２Ｃ 手続補正書（凪 平成２年１月２２日 平成１年特許願第３２０４１４号 ２、発明の名称 ローカルエリアネットワークステーション内でデータ経
路を構成するための装置およびモジュラシステム ３、補正をする者 事件との関係　特許出願人 住　所　アメリカ合衆国、カリフォルニア州、サニイベ
イルビイ・オウ・ボックス−３４５３ トンプソン・ブレイス、９０１ 名　称　アドバンストφマイクロ・ディバイシズ・イン
コーホレーテッド代表者　トーマスーダブリュ・アーム
ストロング４、代理人 住　所　大阪市北区南森町２丁目１番２９号　住友銀行
南森町ビル自発補正 ６、補正の対象 図面の第６図 ７、補正の内容 別紙の通り。 以上

Claims (21)

【特許請求の範囲】
1. （１）デュアルリングローカルエリアネットワークの１
   次リングと２次リングへの両方に対してデュアルアクセ
   スを有するローカルエリアネットワークステーション内
   のデータ経路を構成するための装置であって、 第１の媒体アクセスコントローラＭＡＣおよび第１のエ
   ンコーダ／デコーダＥＮＤＥＣを含み、前記第１のＥＮ
   ＤＥＣは１次リングに結合された入力端子を有しかつ２
   次リングに結合された出力端子を有し、さらに、 第２の媒体アクセスコントローラＭＡＣおよび第２のエ
   ンコーダ／デコーダＥＮＤＥＣを含み、前記第２のＥＮ
   ＤＥＣは２次リングに結合された入力端子を有しかつ１
   次リングに結合された出力端子を有し、さらに、 前記第１のＭＡＣと前記第１のＥＮＤＥＣとの間の信号
   を接続するための第１のバス手段と、前記第２のＭＡＣ
   と前記第１のＥＮＤＥＣとの間の信号を接続するための
   第２のバス手段と、前記第１のバス手段から或る信号を
   選択するためのかつ前記選択された信号を前記第２のバ
   ス手段に結合するための第１の多重化手段と、 前記第２のバス手段から或る信号を選択するためのかつ
   前記第１のバス手段に前記選択された信号を結合するた
   めの第２の多重化手段と、 前記第１および前記第２の多重化手段を制御するための
   、かつ前記第１および前記第２のＭＡＣおよびＥＮＤＥ
   Ｄを介するデータ経路を制御するための、ネットワーク
   ステーションが予め定められた動作モードにおいて動作
   するように選択的に構成する、手段とを含む、装置。
2. （２）前記予め定められた動作モードがスルーモードを
   含み、そこにおいて１次リング上の入力信号が１次リン
   グへ出て結合される、請求項１に記載の装置。
3. （３）前記予め定められた動作モードがラップモードを
   含み、そこにおいて１次リング上のステーションへの入
   力信号が２次リングへ出て結合される、請求項１に記載
   の装置。
4. （４）前記第１のバス手段が、第１のＭＡＣに対する伝
   送バスである第１のＸＢＵＳ、第１のＭＡＣに対する受
   取バスである第１のＲＡＢＵＳ、および第１のＭＡＣに
   対する受取バスかつ第１のＥＮＤＥＣに対する伝送バス
   である第１のＲＢ／ＴＢＢＵＳバスを含み、さらに、 前記第２のバス手段が、第２のＭＡＣに対する伝送バス
   である第２のＸＢＵＳ、第２のＭＡＣに対する受取バス
   である第２のＲＡＢＵＳ、および第２のＭＡＣに対する
   受取バスかつ第２のＥＮＤＥＣに対する伝送バスである
   第２のＲＢ／ＴＢＢＵＳバスを含み、さらに、 前記第１の多重化手段が出力バスを有し、それに対して
   前記第１のバス手段の前記第１のＸ、ＲＡ、ＲＢ／ＴＢ
   バスのうちの１つからの信号が選択的に接続され、さら
   に、 前記第２の多重化手段が出力バスを有し、それに対して
   前記第２のバス手段の前記第２のＸＲＡＲＢ／ＴＢバス
   のうちの１つからの信号が選択的に接続される、請求項
   １に記載の装置。
5. （５）第１の入力レジスタ手段を含み、それは前記第２
   のマルチプレクサ手段の出力バスへ結合される入力端子
   を有し、かつそれは前記第１のＲＢＢＵＳへ結合される
   出力端子を有し、さらに、 第２の入力レジスタ手段を含み、それは前記第１のマル
   チプレクサ手段の出力バスへ結合される入力端子を有し
   、かつそれは前記第２のＲＢＢＵＳへ結合される出力端
   子を有する、請求項４に記載の装置。
6. （６）前記ステーションに対するローカルクロックを発
   生するための手段と、前記第１のＭＡＣおよびＥＮＤＥ
   Ｃのためにおよび前記第２のＭＡＣおよびＥＮＤＥＣの
   ためにローカルクロックおよび外部クロック源の間で選
   択するためのクロック選択論理手段とを含む、請求項１
   に記載の装置。
7. （７）前記ネットワークステーションが１次リング上の
   信号を２次ステーションへ結合する集信装置として動作
   する、請求項１に記載の装置。
8. （８）前記２次ステーションが、 第３の媒体アクセスコントローラＭＡＣおよび第３のエ
   ンコーダ／デコーダＥＮＤＥＣを含み、前記第３のＥＮ
   ＤＥＣが３次リングに結合される入力端子を有しかつ前
   記３次リングに結合される出力端子を有し、さらに、 前記第３のＭＡＣと前記第３のＥＮＤＥＣとの間の信号
   を接続するための３次バス手段と、前記第３のバス手段
   から或る信号を選択するための第３の多重化手段と、 前記第３の多重化手段を制御するための、および２次ス
   テーションが以下の選択されるモードのうちの１つで動
   作するように選択的に構成するために前記第３のＭＡＣ
   およびＥＮＤＥＣを介してデータ経路をコントロールす
   るための手段とを含み、それらのモードは、 そこにおいて１次リングから２次ステーションへの入力
   信号が前記第３のＭＡＣを介しておよび前記第３のＥＮ
   ＤＥＣを介して結合される、第１のオンラインモードと
   、 そこにおいて１次リングから２次ステーションへの入力
   信号が前記第３のＥＮＤＥＣを介してのみ結合される、
   第２のオンラインモードと、そこにおいて１次リングか
   ら２次ステーションへの入力信号が前記第３のＭＡＣま
   たは前記第３のＥＮＤＥＣを介して通過することなく前
   記２次ステーションを介して結合される、第３のバイパ
   スモードと、 そこにおいて前記３次リングへの診断経路が前記第３の
   ＭＡＣと前記第３のＥＮＤＥＣとの間に形成される、第
   ４の診断モードとである、請求項７に記載の装置。
9. （９）前記第１および前記第２の多重化手段がともに接
   続されるそれらの出力端子を有する３状態バッファを含
   む、請求項１に記載の装置。
10. （１０）第１および第２の多重化手段を制御するための
    手段が前記第１および前記第２の多重化手段の制御端子
    に結合される出力端子を有するフリップフロップ回路を
    含む、請求項１に記載の装置。
11. （１１）ネットワークステーションがシングルＭＡＣモ
    ードまたは動作に構成されて前記第１および前記第２の
    ＭＡＣのうちのただ１つだけを用いる、請求項１に記載
    の装置。
12. （１２）前記第１のバス手段および前記第１のＭＡＣお
    よびＥＮＤＥＣがネットワークステーションの他のコン
    ポーネントエレメントとともに第１の回路モジュール内
    に含まれ、さらに、前記第２のバス手段および前記第２
    のＭＡＣおよびＥＮＤＥＣがネットワークステーション
    の他のコンポーネントエレメントとともに第２の回路モ
    ジュール内に含まれ、さらに、 前記装置が前記第１および第２の回路モジュールを相互
    接続してデュアルリングネットワークステーションを形
    成するための手段を含む、請求項１に記載の装置。
13. （１３）前記第１および前記第２の回路モジュールがコ
    ンピュータにプラグを挿入されるように適合された回路
    カードである、請求項１２に記載の装置。
14. （１４）ローカルエリアネットワークステーション内で
    データ経路を構成するためのモジュラシステムであって
    、第１のモジュールを含み、それが、 第１の媒体アクセスコントローラＭＡＣおよび第１のエ
    ンコーダ／デコーダＥＮＤＥＣを含み、前記第１のＭＡ
    Ｃと前記第１のＥＮＤＥＣとの間で信号を接続するため
    の第１のバス手段と、前記第１のバス手段から成る信号
    を選択するための、および前記選択された信号を第１の
    多重出力バス上に供給するための第１の多重化手段と、
    前記第１の多重化手段を制御するための、および前記第
    １のＭＡＣおよびＥＮＤＥＣを介するデータ経路を制御
    するための手段とを含む、モジュラシステム。
15. （１５）第２のモジュールを含み、それが、第２の媒体
    アクセスコントローラＭＡＣおよび第２のエンコーダ／
    デコーダＥＮＤＥＣと、前記第２のＭＡＣおよび前記第
    ２のＥＮＤＥＣの間で信号を接続するための第２のバス
    手段と、前記第２のバス手段から或る信号を選択するた
    めの、および前記選択された信号を第２の多重出力バス
    上に供給するための第２の多重化手段と、前記第２の多
    重化手段を制御するための、および前記第２のＭＡＣお
    よびＥＮＤＥＣを介するデータ経路を制御するための手
    段と、 前記第１の多重出力バスを前記第２のバス手段に結合す
    るための第１の手段と、 前記第２の多重出力バスを前記第１のバス手段に結合す
    るための第１の手段とを有する、請求項１４に記載のシ
    ステム。
16. （１６）前記第１および前記第２のモジュールがデュア
    ルリングローカルエリアネットワークステーションのた
    めのネットワークステーションを形成するように配列さ
    れ、 前記デュアルリングネットワークの１次導体を前記第１
    のＥＮＤＥＣの入力端子に結合するための手段と、 前記デュアルリングネットワークの２次導体を前記第１
    のＥＮＤＥＣの出力端子に結合するための手段と、 前記デュアルリングネットワークの２次導体を前記第２
    のＥＮＤＥＣの入力端子に結合するための手段と、 前記デュアルリングネットワークの１次導体を前記第２
    のＥＮＤＥＣの出力端子に結合するための手段とを含む
    、請求項１５に記載のシステム。
17. （１７）前記ネットワークステーションがスルーモード
    で動作するように構成され、そこにおいて１次リングか
    らステーションへの入力信号が１次リングへネットワー
    クステーションを出て結合される、請求項１６に記載の
    システム。
18. （１８）前記ネットワークステーションがラップモード
    において動作するように構成され、そこにおいて１次リ
    ングからステーションへの入力信号が２次リングへ出て
    結合される、請求項１６に記載のシステム。
19. （１９）前記第１のおよび前記第２のモジュールによっ
    て形成される前記ネットワークステーションが２次ステ
    ーションのための集信装置として動作するように構成さ
    れ、そこにおいて前記２次ステーションが第３のモジュ
    ールを含み、それが、 第３の媒体アクセスコントローラＭＡＣおよび第３のエ
    ンコーダ／デコーダＥＮＤＥＣと、前記第３のＭＡＣお
    よび前記第３のＥＮＤＥＣとの間の信号を接続するため
    の第３のバス手段と、前記第３のバス手段から或る信号
    を選択するための、および前記選択された信号を第３の
    多重出力バス上に供給するための第３の多重化手段と、
    前記第３の多重化手段を制御するためのかつ前記第３の
    ＭＡＣおよびＥＮＤＥＣを介するデータ経路を制御する
    ための手段とを含み、 第１の多重出力バスは前記第３のバス手段に結合され、 第３の多重出力バスは前記第２のバス手段に結合される
    、請求項１５に記載のシステム。
20. （２０）前記第３のモジュールに類似の１つまたはそれ
    以上のモジュールを含み、前記１つまたはそれ以上のモ
    ジュールが前記第１の多重出力バスおよび前記第２のバ
    ス手段の間で直列に結合される、請求項１９に記載のシ
    ステム。
21. （２１）第１および第２の結合手段が各々それぞれ前記
    多重出力バスから結合された情報をラッチするための手
    段を含む、請求項１５に記載のシステム。