JPH02202702A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH02202702A JPH02202702A JP1022919A JP2291989A JPH02202702A JP H02202702 A JPH02202702 A JP H02202702A JP 1022919 A JP1022919 A JP 1022919A JP 2291989 A JP2291989 A JP 2291989A JP H02202702 A JPH02202702 A JP H02202702A
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- microwave
- dielectric substrate
- coplanar line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮呈上皮科朋分！
本発明は、誘電体基板面に回路を構成するマイクロ波回
路に関するものである。
路に関するものである。
皿来夏致血
近年、衛星通信システムの急速な発展に伴ない、その送
受信部として重要な役割を果たすマイクロ波回路の高性
能化、集積化、小型化の要望が非常に高くなってきてい
る。
受信部として重要な役割を果たすマイクロ波回路の高性
能化、集積化、小型化の要望が非常に高くなってきてい
る。
マイクロ波帯の回路においては、ストリップ線路を用い
るのが一般的であるが、従来回路の一例として衛星通信
受信用ダウンコンバータの初段低雑音増幅器からミキサ
部にかけての回路を第３図に示す。同図において１は低
雑音増幅器最終段のマイクロストリップ線路を用いた入
力整合回路。
るのが一般的であるが、従来回路の一例として衛星通信
受信用ダウンコンバータの初段低雑音増幅器からミキサ
部にかけての回路を第３図に示す。同図において１は低
雑音増幅器最終段のマイクロストリップ線路を用いた入
力整合回路。
２は増幅用ＦＥＴ（電界効果トランジスタ）、３はイメ
ージ信号除去フィルタ５４は局部発振信号用バンドパス
フィルタ、５はミキシング用ダイオード、６は中間周波
数短絡回路、７は中間周波用０−ハスフィルタ、８は接
地用バイアホール、９は誘電体基板である。この従来例
は半導体基板上にモノリシック化したいわゆるＭＭＩＣ
（モノリシック・マイクロウェーブＩＣ）を示すもので
あるが、アルミナ基板等を用いたハイブリッドＩＣであ
っても事情は同じである。
ージ信号除去フィルタ５４は局部発振信号用バンドパス
フィルタ、５はミキシング用ダイオード、６は中間周波
数短絡回路、７は中間周波用０−ハスフィルタ、８は接
地用バイアホール、９は誘電体基板である。この従来例
は半導体基板上にモノリシック化したいわゆるＭＭＩＣ
（モノリシック・マイクロウェーブＩＣ）を示すもので
あるが、アルミナ基板等を用いたハイブリッドＩＣであ
っても事情は同じである。
關が ゛ しよ゛とする晋
上述のような従来例において回路上で主要な面積を占め
るのは各種のフィルタ３．４，６，７゜であるから、回
路全体の小型化を図るためには当然これらのフィルタを
小型化する必要がある。
るのは各種のフィルタ３．４，６，７゜であるから、回
路全体の小型化を図るためには当然これらのフィルタを
小型化する必要がある。
ところで、ストリップ線路でフィルタを構成する場合、
その線路長としては所望周波数のストリップ線路上での
波長のＡ程度はどうしても必要であり、従ってフィルタ
の小面積化の方法としては基板を薄＜シて、ストリップ
線路上幅を狭めるか、誘電率の大きな基板を用いて、ス
トリップ線路上での波長を短（するくらいしかない。し
かしながら、基板は取扱い上あまり薄くすることはでき
ず、また高誘電率で低損失の基板を得るのは非常に難し
いという問題点がある。特にＭＭ Ｉ Ｃ化を図る場合
においては能動素子部より、受動素子部の方が遥かに大
きくなってしまい、ＭＭＩＣ化の利点が無くなってしま
うという不具合が生じる。
その線路長としては所望周波数のストリップ線路上での
波長のＡ程度はどうしても必要であり、従ってフィルタ
の小面積化の方法としては基板を薄＜シて、ストリップ
線路上幅を狭めるか、誘電率の大きな基板を用いて、ス
トリップ線路上での波長を短（するくらいしかない。し
かしながら、基板は取扱い上あまり薄くすることはでき
ず、また高誘電率で低損失の基板を得るのは非常に難し
いという問題点がある。特にＭＭ Ｉ Ｃ化を図る場合
においては能動素子部より、受動素子部の方が遥かに大
きくなってしまい、ＭＭＩＣ化の利点が無くなってしま
うという不具合が生じる。
本発明はこれらの点に迄みなされたものであり、上記欠
点を除去した新規なマイクロ波回路を提供することを目
的とする。
点を除去した新規なマイクロ波回路を提供することを目
的とする。
牙 を”るための
上記の目的を達成するため、本発明のマイクロ波回路は
、誘電体基板の一方の面にコプレーナ線路で構成される
回路を有し、他方の面に前記コプレーナ線路の接地電極
面を下部接地面とするマイクロストリップ線路で構成さ
れる回路を有する。
、誘電体基板の一方の面にコプレーナ線路で構成される
回路を有し、他方の面に前記コプレーナ線路の接地電極
面を下部接地面とするマイクロストリップ線路で構成さ
れる回路を有する。
咋−■
このような構成によれば、基板の両面にマイクロ波回路
を構成でき、且つコプレーナ線路の接地電極面を利用し
て他方の面にマイクロストリップ線路回路を構成できる
ため基板面を有効活用することができ、その分マイクロ
波回路を小型化することができる。
を構成でき、且つコプレーナ線路の接地電極面を利用し
て他方の面にマイクロストリップ線路回路を構成できる
ため基板面を有効活用することができ、その分マイクロ
波回路を小型化することができる。
裏１班
以下図面を参照して本発明の実施例について説明する。
第１図及び第２図に本発明の一実施例におけるマイクロ
波回路を示す。
波回路を示す。
第１図中、１１は低雑音増幅器最終段のコプレーナ線路
（ｌｌａ）を用いた入力整合回路である。ここで、斜線
部２０がコプレーナ線路の接地電極面であり、対向面２
３上のマイクロストリップ線路は破線で示しである。１
２は増幅用ＦＥＴ、１３はイメージ信号除去フィルタ、
１４は局部発振信号用バンドパスフィルタ、１５はミキ
シング用ダイオード１１６は中間周波短絡線路、１７は
中間周波用ローパスフィルタ、 １Ｂは接地用バイアホ
ール、１９は誘電体基板。
（ｌｌａ）を用いた入力整合回路である。ここで、斜線
部２０がコプレーナ線路の接地電極面であり、対向面２
３上のマイクロストリップ線路は破線で示しである。１
２は増幅用ＦＥＴ、１３はイメージ信号除去フィルタ、
１４は局部発振信号用バンドパスフィルタ、１５はミキ
シング用ダイオード１１６は中間周波短絡線路、１７は
中間周波用ローパスフィルタ、 １Ｂは接地用バイアホ
ール、１９は誘電体基板。
２１はフリップチップ実装用バンプ、２２は表裏面間配
線用スルーホールである。また第２図は、−点鎖線Ａ−
Ｂ間の断面図を示すものであり、図中の符号は第１図中
の符号と同じものを表わす。
線用スルーホールである。また第２図は、−点鎖線Ａ−
Ｂ間の断面図を示すものであり、図中の符号は第１図中
の符号と同じものを表わす。
第１図及び第２図から分かるように、本実施例ではコプ
レーナ線路の接地電極面２０を利用して、対向面２３に
マイクロストリップ線路を構成している。そして、対向
面２３にマイクロストリップ線路で形成されているのは
フィルタ１３．１４．１７及び短絡線路１６であり、一
方接他電極面２０を有するコプレーナ線路面２４に形成
されているのはＦＥＴ１２゜ダイオード１３等である。
レーナ線路の接地電極面２０を利用して、対向面２３に
マイクロストリップ線路を構成している。そして、対向
面２３にマイクロストリップ線路で形成されているのは
フィルタ１３．１４．１７及び短絡線路１６であり、一
方接他電極面２０を有するコプレーナ線路面２４に形成
されているのはＦＥＴ１２゜ダイオード１３等である。
このように誘電体基板１９の両面に回路を分散させるこ
とができるので、回路全体の小型化が実現できる。尚、
誘電体基板１９の接地電極面２０はバンブ２１を介して
接地用の導体板２５と電気的に接続されていると共に機
械的に結合されている。
とができるので、回路全体の小型化が実現できる。尚、
誘電体基板１９の接地電極面２０はバンブ２１を介して
接地用の導体板２５と電気的に接続されていると共に機
械的に結合されている。
本実施例では衛星通信受信用ダウンコンバータの場合を
挙げて説明したが、他のマイクロ波回路においても本発
明を有効に適用できることはいうまでもない。
挙げて説明したが、他のマイクロ波回路においても本発
明を有効に適用できることはいうまでもない。
光皿立妨果
以上のように本発明によれば、基板面を有効に活用でき
るのでマイクロ波回路を小型に構成することができる。
るのでマイクロ波回路を小型に構成することができる。
第１図は本発明を実施したマイクロ波回路を示す構成図
であり、第２図は第１図のＡ−Ｂ線断面図である。第３
図は従来のマイクロ波回路の構成図である。 １１・・・入力整合回路、１２・・−増幅用ＦＥＴ。 １３− イメージ信号除去フィルタ。 １４−局部発振信号用バンドパスフィルタ。 １５・−・ミキシング用ダイオード。 １６−中間周波短絡線路。 １７・−・中間周波用バンドパスフィルタ。 １８・−接地用バイアホール、 １９−誘電体基板。 ２０−コプレーナ線路用接地電極面。 ２１−・フリップチップ実装用バンプ。 表裏面配線用スルーホール 対向面、２４−・・コプレーナ線路面。 願人 シャープ株式会社 埋入
であり、第２図は第１図のＡ−Ｂ線断面図である。第３
図は従来のマイクロ波回路の構成図である。 １１・・・入力整合回路、１２・・−増幅用ＦＥＴ。 １３− イメージ信号除去フィルタ。 １４−局部発振信号用バンドパスフィルタ。 １５・−・ミキシング用ダイオード。 １６−中間周波短絡線路。 １７・−・中間周波用バンドパスフィルタ。 １８・−接地用バイアホール、 １９−誘電体基板。 ２０−コプレーナ線路用接地電極面。 ２１−・フリップチップ実装用バンプ。 表裏面配線用スルーホール 対向面、２４−・・コプレーナ線路面。 願人 シャープ株式会社 埋入
Claims (1)
- （１）誘電体基板の一方の面にコプレーナ線路で構成さ
れる回路を有し、他方の面に前記コプレーナ線路の接地
電極を下部接地面とするマイクロストリップ線路で構成
される回路を有することを特徴とするマイクロ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1022919A JPH02202702A (ja) | 1989-01-31 | 1989-01-31 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1022919A JPH02202702A (ja) | 1989-01-31 | 1989-01-31 | マイクロ波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02202702A true JPH02202702A (ja) | 1990-08-10 |
Family
ID=12096050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1022919A Pending JPH02202702A (ja) | 1989-01-31 | 1989-01-31 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02202702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005006031A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 増幅器および受信回路 |
-
1989
- 1989-01-31 JP JP1022919A patent/JPH02202702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005006031A (ja) * | 2003-06-11 | 2005-01-06 | Sony Corp | 増幅器および受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487639B2 (ja) | 半導体装置 | |
| EP0511728A2 (en) | Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler | |
| WO1993014573A1 (en) | Integrated radio architecture | |
| US5983089A (en) | Slotline-mounted flip chip | |
| US7079400B2 (en) | High-frequency circuit | |
| US8131246B2 (en) | High-frequency circuit having filtering function and reception device | |
| US5978666A (en) | Slotline-mounted flip chip structures | |
| JPH02202702A (ja) | マイクロ波回路 | |
| KR100267816B1 (ko) | 고주파반도체장치 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JPS6053089A (ja) | 半導体装置 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPH02156702A (ja) | マイクロ波デバイス用パッケージ | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JPH0590801A (ja) | マイクロ波集積回路 | |
| JP2000165101A (ja) | 高周波スイッチ | |
| JPS61145850A (ja) | マイクロ波集積回路 | |
| JP3185918B2 (ja) | 電子装置 | |
| JPH0440001A (ja) | マイクロ波装置 | |
| JP2004281844A (ja) | 半導体装置及び半導体装置の製造方法及び無線通信装置 | |
| JPH0344039A (ja) | 半導体装置 | |
| JPH08186450A (ja) | マイクロ波周波数変換回路 | |
| JPH03218101A (ja) | インターデジタルフィルタ | |
| JPH04352505A (ja) | アンテナ一体化マイクロ波回路 | |
| JP2001118981A (ja) | マルチチップモジュール |