JPH02205328A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02205328A JPH02205328A JP1026219A JP2621989A JPH02205328A JP H02205328 A JPH02205328 A JP H02205328A JP 1026219 A JP1026219 A JP 1026219A JP 2621989 A JP2621989 A JP 2621989A JP H02205328 A JPH02205328 A JP H02205328A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- semiconductor element
- pads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に係り、特にプラスチックモールド
型パッケージの半導体装置に関する。
型パッケージの半導体装置に関する。
［従来の技術］
従来のプラスチックモールド型パッケージの半導体装置
においては、第２図に示されるように、半導体素子２の
周辺部に配線用パッド４が配置されている。特にＤ Ｉ
Ｐ （Ｄｕａｌ Ｉｎ−１ｉｎｅ Ｐａｃｋａｇｅ）
、Ｓ ＯＪ （Ｓｍａｌｌ Ｏｕｔ Ｊ−ｌｅａｄ Ｐ
ａｃｋａｇｅ） 、Ｚ Ｉ Ｐ（Ｚｉｇ−Ｚａｏ Ｉｎ
−１ｉｎｅ Ｐａｃｋａａｅ ）等のパッケージを用い
る場合、半導体素子２の短辺である両サイド部に配置さ
れている。そしてこれらの配線用パッド４は、ワイヤ線
１６により、リードフレーム８のインナーリードに接続
されている。
においては、第２図に示されるように、半導体素子２の
周辺部に配線用パッド４が配置されている。特にＤ Ｉ
Ｐ （Ｄｕａｌ Ｉｎ−１ｉｎｅ Ｐａｃｋａｇｅ）
、Ｓ ＯＪ （Ｓｍａｌｌ Ｏｕｔ Ｊ−ｌｅａｄ Ｐ
ａｃｋａｇｅ） 、Ｚ Ｉ Ｐ（Ｚｉｇ−Ｚａｏ Ｉｎ
−１ｉｎｅ Ｐａｃｋａａｅ ）等のパッケージを用い
る場合、半導体素子２の短辺である両サイド部に配置さ
れている。そしてこれらの配線用パッド４は、ワイヤ線
１６により、リードフレーム８のインナーリードに接続
されている。
また、これらのワイヤ線１６により配線された半導体素
子２は、パッケージ内に注入された樹脂により封止され
ている。
子２は、パッケージ内に注入された樹脂により封止され
ている。
しかしながら、このような従来の半導体装置においては
、配線用パッド４が半導体素子２の周辺部に配置されて
いるため、封止樹脂を注入する際に、半導体素子２表面
の配線用パッド４およびそれらに接続されているワイヤ
線１６に大きな応力がかかり、配線用パッド４上のボン
ディング部がダメージを受けることがあった。また、配
線用パッド４に隙間が生じ、その隙間に封止樹脂内部や
界面を侵入する水分が加わって、パッドコロ−ジョンを
発生させることもあった。
、配線用パッド４が半導体素子２の周辺部に配置されて
いるため、封止樹脂を注入する際に、半導体素子２表面
の配線用パッド４およびそれらに接続されているワイヤ
線１６に大きな応力がかかり、配線用パッド４上のボン
ディング部がダメージを受けることがあった。また、配
線用パッド４に隙間が生じ、その隙間に封止樹脂内部や
界面を侵入する水分が加わって、パッドコロ−ジョンを
発生させることもあった。
また、半導体素子２の高集積化に伴いそのチップサイズ
は大型化される半面、パッケージ６の形状は互換性およ
び実装の高密度化への要求によってその拡大を制約され
ているために、配線用パッド４が半導体素子２の周辺部
に配置されると、これらの配線用パッド４に対応するリ
ードフレーム８のインナーリードのレイアウトが益々困
難になっていた。
は大型化される半面、パッケージ６の形状は互換性およ
び実装の高密度化への要求によってその拡大を制約され
ているために、配線用パッド４が半導体素子２の周辺部
に配置されると、これらの配線用パッド４に対応するリ
ードフレーム８のインナーリードのレイアウトが益々困
難になっていた。
そしてこのリードフレームのインナーリードの。
レイアウトの困難さを解決するために、半導体素子の長
手方向に沿った中央部に配線用パッドを配置し、これら
の配線用パッドとリードフレームのインナーリードとを
ＴＡＢ（Ｔａｐｅ−＾ｔｌｔＯ１ａｔｅｄ−Ｂｏｎｄｉ
ｎｇ ）により接続する半導体装置も提案されている（
図示せず）。
手方向に沿った中央部に配線用パッドを配置し、これら
の配線用パッドとリードフレームのインナーリードとを
ＴＡＢ（Ｔａｐｅ−＾ｔｌｔＯ１ａｔｅｄ−Ｂｏｎｄｉ
ｎｇ ）により接続する半導体装置も提案されている（
図示せず）。
しかしながら、この提案の半導体装置においては、配線
用パッドは半導体素子の短辺側の両サイド部にまで配置
されているため、前述した封止樹脂による内部応力を受
けて発生する配線用パッド上のボンディング部のダメー
ジや配線用パッドのパッドコロ−ジョンの問題が解決さ
れないだけでなく、半導体素子２の品種が変更されるご
とにＴＡＢにおけるテープ内のテープリードの配線パタ
ーンを変更しなければなるず、汎用性に欠けていた。
用パッドは半導体素子の短辺側の両サイド部にまで配置
されているため、前述した封止樹脂による内部応力を受
けて発生する配線用パッド上のボンディング部のダメー
ジや配線用パッドのパッドコロ−ジョンの問題が解決さ
れないだけでなく、半導体素子２の品種が変更されるご
とにＴＡＢにおけるテープ内のテープリードの配線パタ
ーンを変更しなければなるず、汎用性に欠けていた。
［発明が解決しようとする課題］
このように、上記従来の半導体装置においては、配線用
パッドが半導体素子の周辺部に配置されているため、封
止樹脂による内部応力を受けて配線用パッド上のボンデ
ィング部のダメージや配線用パッドのパッドコロ−ジョ
ンが発生し、半導体装置の信頼性を低下させるという問
題があった。
パッドが半導体素子の周辺部に配置されているため、封
止樹脂による内部応力を受けて配線用パッド上のボンデ
ィング部のダメージや配線用パッドのパッドコロ−ジョ
ンが発生し、半導体装置の信頼性を低下させるという問
題があった。
また同様にして、半導体素子の周辺部に配置される配線
用パッドに対応するリードフレームのインナーリードの
レイアウトの困難さが増大するという問題があった。
用パッドに対応するリードフレームのインナーリードの
レイアウトの困難さが増大するという問題があった。
さらにまた、ＴＡＢによってボンディングを行なう場合
、多品種の半導体素子に対する汎用性に欠けるという問
題もあった。
、多品種の半導体素子に対する汎用性に欠けるという問
題もあった。
そこで本発明は、半導体装置の信頼性を高め、リードフ
レームのインナーリードのレイアウトを容易にし、汎用
性を高めることができる半導体装置を提供することを目
的とする。
レームのインナーリードのレイアウトを容易にし、汎用
性を高めることができる半導体装置を提供することを目
的とする。
［課題を解決するための手段］
上記課題は、半導体素子の中央部に配線用パッドが配置
され、前記配線用パッドの一部分がワイヤボンディング
によりリードフレームに接続されており、前記配線用パ
ッドの他の部分が該半導体素子上に設けられたテープの
リードによってリードフレームに接続されていることを
特徴とする半導体装置によって達成される。
され、前記配線用パッドの一部分がワイヤボンディング
によりリードフレームに接続されており、前記配線用パ
ッドの他の部分が該半導体素子上に設けられたテープの
リードによってリードフレームに接続されていることを
特徴とする半導体装置によって達成される。
また、上記装置において、前記配線用パッドの前記一部
分は、前記配線用パッドの端部に位置するパッドであり
、前記配線用パッドの前記能の部分は、前記配線用パッ
ドの中央部に位置するパッドであることを特徴とする半
導体装置によって達成される。
分は、前記配線用パッドの端部に位置するパッドであり
、前記配線用パッドの前記能の部分は、前記配線用パッ
ドの中央部に位置するパッドであることを特徴とする半
導体装置によって達成される。
［作 用］
すなわち本発明は、配線用パッドを半導体素子の中央部
に配置することにより、封止樹脂から受ける応力を最小
に抑えることができると共に、中央部に配置された配線
用パッドとリードフレームのインナーリードとの配線が
容易になり、従ってリードフレームのインナーリードの
レイアウトが容易になる。
に配置することにより、封止樹脂から受ける応力を最小
に抑えることができると共に、中央部に配置された配線
用パッドとリードフレームのインナーリードとの配線が
容易になり、従ってリードフレームのインナーリードの
レイアウトが容易になる。
また、配線用パッドとリードフレームのインナーリード
との配線がワイヤボンディングとＴＡＢとの組合せによ
って行なわれることにより、半導体素子の品種ごとに、
可変性を有する配線をワイヤボンディングによって行な
い、固定的な配線をＴＡＢによって行なうという具合に
使い分けをすることができ、多品種の半導体素子に対応
することができる。
との配線がワイヤボンディングとＴＡＢとの組合せによ
って行なわれることにより、半導体素子の品種ごとに、
可変性を有する配線をワイヤボンディングによって行な
い、固定的な配線をＴＡＢによって行なうという具合に
使い分けをすることができ、多品種の半導体素子に対応
することができる。
［実施例］
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図（ａ）は、本発明の一実施例による半導体装置の
平面を示す平面図、第１図（ｂ）は、その一部を拡大し
た平面図ある。
平面を示す平面図、第１図（ｂ）は、その一部を拡大し
た平面図ある。
半導体素子２の中央部に、配線用パッド４が２列に配置
されている。これらの配線用パッド４の配列方向は、封
止樹脂が移送される方向に対してほぼ垂直方向であり、
例えばＤＩＰ、ＳＯＪ、ＺＩＰ等のパッケージの場合は
通常そのパッケージ６の長手方向に対して垂直方向にな
っている。そして半導体素子２の長手方向のエツジ部近
傍には、配線用パッド４は配置されていない。
されている。これらの配線用パッド４の配列方向は、封
止樹脂が移送される方向に対してほぼ垂直方向であり、
例えばＤＩＰ、ＳＯＪ、ＺＩＰ等のパッケージの場合は
通常そのパッケージ６の長手方向に対して垂直方向にな
っている。そして半導体素子２の長手方向のエツジ部近
傍には、配線用パッド４は配置されていない。
また、これらの配線用パッド４において、半導体素子２
の長手方向のエツジに近い方には、半導体素子２の品種
に応じて配線を変える必要のある例えばブーストラップ
、可変性の電源ＶＣＣ等の配線用パッドすなわち可変バ
ッド４ａ、４ｃが配置され、また半導体素子２の中央部
には、半導体素子２の品種に関わらず必要とされる例え
ば入力、出力、主電源関係等の配線用パッドすなわち固
定パッド４ｂが配置されている。
の長手方向のエツジに近い方には、半導体素子２の品種
に応じて配線を変える必要のある例えばブーストラップ
、可変性の電源ＶＣＣ等の配線用パッドすなわち可変バ
ッド４ａ、４ｃが配置され、また半導体素子２の中央部
には、半導体素子２の品種に関わらず必要とされる例え
ば入力、出力、主電源関係等の配線用パッドすなわち固
定パッド４ｂが配置されている。
そして中央部の固定パッド４ｂは、それぞれＴＡＢによ
って遠くのリードフレーム８ｂのインナーリードに接続
されている。すなわち、例えばポリイミド等の耐熱性に
優れた材料を用いたテープ１０中にバターニングされた
ＡＪ （アルミニウム）またはＡｕ（金）からなるテ
ープリード１２によって、固定パッド４ｂ上のバンプと
リードフレーム８ｂのインナーリードとが接続されてい
る。
って遠くのリードフレーム８ｂのインナーリードに接続
されている。すなわち、例えばポリイミド等の耐熱性に
優れた材料を用いたテープ１０中にバターニングされた
ＡＪ （アルミニウム）またはＡｕ（金）からなるテ
ープリード１２によって、固定パッド４ｂ上のバンプと
リードフレーム８ｂのインナーリードとが接続されてい
る。
また同様にして、半導体素子２の長手方向のエツジに近
い方の可変パッド４ａ、４ｃは、それぞれワイヤボンデ
ィングによって近くのリードフレーム８ａ、８ｃのイン
ナーリードに接続されている。すなわちＡ１またはＡｕ
からなるワイヤ線１４によって、可変バッド４ａ、４ｃ
上のバンプとリードフレーム８ａ、８ｃのインナーリー
ドとがそれぞれ接続されている。
い方の可変パッド４ａ、４ｃは、それぞれワイヤボンデ
ィングによって近くのリードフレーム８ａ、８ｃのイン
ナーリードに接続されている。すなわちＡ１またはＡｕ
からなるワイヤ線１４によって、可変バッド４ａ、４ｃ
上のバンプとリードフレーム８ａ、８ｃのインナーリー
ドとがそれぞれ接続されている。
さらにまた、これらのテープリード１２およびワイヤ線
１４によって配線された半導体素子２は、パッケージ６
内に注入される樹脂により封止されている。
１４によって配線された半導体素子２は、パッケージ６
内に注入される樹脂により封止されている。
このように本実施例によれば、配線用パッド４が半導体
素子２の長手方向のエツジ部近傍を除く中央部に、半導
体素子２の長手方向に対して垂直方向に配列されている
ことにより、封止樹脂から受ける応力を最小に抑えるこ
とができる。このため、配線用パッド４上のボンディン
グ部のダメージや配線用パッド４のパッドコロ−ジョン
の発生を防止することができ、従って半導体装置の信顆
性を高めることができる。
素子２の長手方向のエツジ部近傍を除く中央部に、半導
体素子２の長手方向に対して垂直方向に配列されている
ことにより、封止樹脂から受ける応力を最小に抑えるこ
とができる。このため、配線用パッド４上のボンディン
グ部のダメージや配線用パッド４のパッドコロ−ジョン
の発生を防止することができ、従って半導体装置の信顆
性を高めることができる。
また同様に、配線用パッド４が半導体素子２の中央部に
集約されているために、配線用パッド４とリードフレー
ム８ａ、８ｂ、８ｃのインナーリードとの配線が容易に
なり、従ってリードフレーム８ａ、８ｂ、８ｃのインナ
ーリードのレイアウトを容易に行なうことができる。
集約されているために、配線用パッド４とリードフレー
ム８ａ、８ｂ、８ｃのインナーリードとの配線が容易に
なり、従ってリードフレーム８ａ、８ｂ、８ｃのインナ
ーリードのレイアウトを容易に行なうことができる。
さらにまた、配線用パッド４とリードフレーム８ａ、８
ｂ、８ｃのインナーリードとの配線において、半導体素
子２の品種に応じて配線を変える必要のある可変パッド
４ａ、４ｃとそれに対応するリードフレーム８ａ、８ｃ
のインナーリードとがワイヤボンディングによって接続
され、他方、半導体素子２の品種に関わらず必要とされ
る固定パッド４ｂとそれに対応するリードフレーム８ｂ
のインナーリードとがＴＡＢによって接続されているこ
とにより、多品種の半導体素子に対応する汎用性を向上
させることができる。
ｂ、８ｃのインナーリードとの配線において、半導体素
子２の品種に応じて配線を変える必要のある可変パッド
４ａ、４ｃとそれに対応するリードフレーム８ａ、８ｃ
のインナーリードとがワイヤボンディングによって接続
され、他方、半導体素子２の品種に関わらず必要とされ
る固定パッド４ｂとそれに対応するリードフレーム８ｂ
のインナーリードとがＴＡＢによって接続されているこ
とにより、多品種の半導体素子に対応する汎用性を向上
させることができる。
なお、上記実施例においては、ＤＴＰ、ＳＯＪ、ＺＩＰ
等の対向する２辺からのみリードが出ている長方形のパ
ッケージの場合について述べたが、ＰＬＣＣ（チップキ
ャリア）等の４辺からリードが出ている正方形のパッケ
ージに対しても、本発明は適用することができる。この
場合、配線用パッド４の配列方向は、パッケージの長手
方向に対して垂直方向であればよい。
等の対向する２辺からのみリードが出ている長方形のパ
ッケージの場合について述べたが、ＰＬＣＣ（チップキ
ャリア）等の４辺からリードが出ている正方形のパッケ
ージに対しても、本発明は適用することができる。この
場合、配線用パッド４の配列方向は、パッケージの長手
方向に対して垂直方向であればよい。
また、配線用パッド４は半導体素子２の中央部にこの半
導体素子２の長手方向に対して垂直方向に２列に配置さ
れているが、これらの配線用パッド４の配列は２列に限
らず、１列でもよいし、半導体素子２における配線用パ
ッド４のレイアウト上の都合やリードフレーム８ａ、８
ｂ、８ｃのインナーリードとの配線上の都合に基づく他
の配列であってもよい。
導体素子２の長手方向に対して垂直方向に２列に配置さ
れているが、これらの配線用パッド４の配列は２列に限
らず、１列でもよいし、半導体素子２における配線用パ
ッド４のレイアウト上の都合やリードフレーム８ａ、８
ｂ、８ｃのインナーリードとの配線上の都合に基づく他
の配列であってもよい。
［発明の効果］
以上のように本発明によれば、配線用パッドが半導体素
子の中央部に配置されていることにより、封止樹脂から
受ける応力を最小に抑えることができため、ボンディン
グ部のダメージやパッドコロ−ジョンの発生を防止しす
ることができ、従って半導体装置の信頼性を高めること
ができる。
子の中央部に配置されていることにより、封止樹脂から
受ける応力を最小に抑えることができため、ボンディン
グ部のダメージやパッドコロ−ジョンの発生を防止しす
ることができ、従って半導体装置の信頼性を高めること
ができる。
また、配線用パッドが半導体素子の中央部に集約されて
いることにより、配線用パッドとリードフレームのイン
ナーリードとの配線が容易になり、リードフレームのイ
ンナーリードのレイアウトを容易に行なうことができる
。
いることにより、配線用パッドとリードフレームのイン
ナーリードとの配線が容易になり、リードフレームのイ
ンナーリードのレイアウトを容易に行なうことができる
。
さらにまた、配線用パッドとリードフレームのインナー
リードとの配線がワイヤボンディングとＴＡＢとの組合
せによって行なわれることにより、多品種の半導体素子
に対応する汎用性を高めることができる。
リードとの配線がワイヤボンディングとＴＡＢとの組合
せによって行なわれることにより、多品種の半導体素子
に対応する汎用性を高めることができる。
第１図は、本発明の一実施例による半導体装置を示す図
、 第２図は、従来の半導体装置を示す図である。 図において、 ２・・・・・・半導体素子、 ４・・・・・・配線用パッド、 ４ａ、４ｃ・・・・・・可変パッド、 ４ｂ・・・・・・固定パッド、 ６・・・・・・パッケージ、 ８ａ、８ｂ、８ｃ、８＝・−・−リードフレーム、１０
・・・・・・テープ、 １２・・・・・・テープリード、 １４．１６・・・・・・ワイヤ線。 ２− 半導体素子 ４−ｍ−配線用パッド 本発明の一実７ｉ制列Ｌ′：ｄる半導体装置き示す図第
１図
、 第２図は、従来の半導体装置を示す図である。 図において、 ２・・・・・・半導体素子、 ４・・・・・・配線用パッド、 ４ａ、４ｃ・・・・・・可変パッド、 ４ｂ・・・・・・固定パッド、 ６・・・・・・パッケージ、 ８ａ、８ｂ、８ｃ、８＝・−・−リードフレーム、１０
・・・・・・テープ、 １２・・・・・・テープリード、 １４．１６・・・・・・ワイヤ線。 ２− 半導体素子 ４−ｍ−配線用パッド 本発明の一実７ｉ制列Ｌ′：ｄる半導体装置き示す図第
１図
Claims (1)
- 【特許請求の範囲】 １、半導体素子の中央部に配線用パッドが配置され、 前記配線用パッドの一部分がワイヤボンディングにより
リードフレームに接続されており、前記配線用パッドの
他の部分が該半導体素子上に設けられたテープのリード
によってリードフレームに接続されている ことを特徴とする半導体装置。 ２、請求項１記載の装置において、前記配線用パッドの
前記一部分は、前記配線用パッドの端部に位置するパッ
ドであり、前記配線用パッドの前記他の部分は、前記配
線用パッドの中央部に位置するパッドであることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026219A JPH02205328A (ja) | 1989-02-03 | 1989-02-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026219A JPH02205328A (ja) | 1989-02-03 | 1989-02-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205328A true JPH02205328A (ja) | 1990-08-15 |
Family
ID=12187287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026219A Pending JPH02205328A (ja) | 1989-02-03 | 1989-02-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205328A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018188A (en) * | 1997-03-28 | 2000-01-25 | Nec Corporation | Semiconductor device |
-
1989
- 1989-02-03 JP JP1026219A patent/JPH02205328A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018188A (en) * | 1997-03-28 | 2000-01-25 | Nec Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455200A (en) | Method for making a lead-on-chip semiconductor device having peripheral bond pads | |
| EP0538003B1 (en) | Method of manufacturing inversion type ICs and IC module using same | |
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JPH10214857A (ja) | 半導体装置およびその製造方法 | |
| EP0710982B1 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| US6576994B2 (en) | Semiconductor device | |
| US8445998B1 (en) | Leadframe structures for semiconductor packages | |
| JPH0613525A (ja) | 半導体装置 | |
| US7816778B2 (en) | Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same | |
| JPH02205328A (ja) | 半導体装置 | |
| JPS6010651A (ja) | 半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPS647645A (en) | Semiconductor device and manufacture thereof | |
| KR100255180B1 (ko) | 비 장방형 반도체칩을 가진 반도체 장치 | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| KR0156335B1 (ko) | 타이 바를 이용한 반도체 칩 패키지 | |
| JPH01145842A (ja) | 半導体装置 | |
| KR940008336B1 (ko) | 반도체 패키지 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| JPH01128440A (ja) | 樹脂封止型半導体装置 | |
| KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JPH06333997A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 |