JPH02206161A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02206161A JPH02206161A JP1026985A JP2698589A JPH02206161A JP H02206161 A JPH02206161 A JP H02206161A JP 1026985 A JP1026985 A JP 1026985A JP 2698589 A JP2698589 A JP 2698589A JP H02206161 A JPH02206161 A JP H02206161A
- Authority
- JP
- Japan
- Prior art keywords
- depth
- concentration
- semiconductor substrate
- transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 230000001133 acceleration Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 12
- 239000000377 silicon dioxide Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- -1 phosphorus ions Chemical class 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関するものである
。
。
ＣＭＯＳ （相補型ＭＯ５）型の半導体装置たとえばＣ
ＭＯＳ・ＬＳＩ は、低消費電力、広い動作範囲、およ
び大きな雑音余裕度という特徴を生かして、その適用範
囲を広げてきた。
ＭＯＳ・ＬＳＩ は、低消費電力、広い動作範囲、およ
び大きな雑音余裕度という特徴を生かして、その適用範
囲を広げてきた。
近年、その適用範囲をｎチャンネル型ＭＯ３−ＬＳＩの
領域まで広げるため、低消費電力だけでなく、高速化や
高密度化などの高性能化の要求が強まっている。このよ
うなＣＭＯＳ型半導体装置の高性能化に最も有効な方法
は、スケーリング則に従ったトランジスタの微細化であ
る。
領域まで広げるため、低消費電力だけでなく、高速化や
高密度化などの高性能化の要求が強まっている。このよ
うなＣＭＯＳ型半導体装置の高性能化に最も有効な方法
は、スケーリング則に従ったトランジスタの微細化であ
る。
しかし、この微細化に伴い、？ｌＯ３型のトランジスタ
の特性上、重大な支障をきたす様々な効果が顕著になっ
てきた。例として、ＭＯＳ型のトランジスタの特性の劣
化に繋がる。■短チャンネル効果■トランジスタのソー
ス・ドレイン・パンチスルー耐圧の低下、■ホットエレ
クトロン効果などが挙げられる。またＣＭＯＳ型の半導
体装置そのものの破壊を起こすラッチ７ソプ現象等が挙
げられる。
の特性上、重大な支障をきたす様々な効果が顕著になっ
てきた。例として、ＭＯＳ型のトランジスタの特性の劣
化に繋がる。■短チャンネル効果■トランジスタのソー
ス・ドレイン・パンチスルー耐圧の低下、■ホットエレ
クトロン効果などが挙げられる。またＣＭＯＳ型の半導
体装置そのものの破壊を起こすラッチ７ソプ現象等が挙
げられる。
さらに、従来の０ＭＯ５型の半導体装置は、−船釣にト
ランジスタの能動領域と絶縁分離領域を別工程で不純物
のイオン注入によって形成している関係上、製造上の複
雑さおよびプロセス・ステ・ノブの増加という課題も抱
えており、これら一連の課題を効果的に解決できる新構
造のＣＭＯ３型半導体装置が望まれている。
ランジスタの能動領域と絶縁分離領域を別工程で不純物
のイオン注入によって形成している関係上、製造上の複
雑さおよびプロセス・ステ・ノブの増加という課題も抱
えており、これら一連の課題を効果的に解決できる新構
造のＣＭＯ３型半導体装置が望まれている。
したがって、この発明の目的は、微細化に伴って発生す
る様々な効果を低減することができるとともに、製造の
複雑さを改善でき製造コストを低減することができる半
導体装置の製造方法を提供することである。
る様々な効果を低減することができるとともに、製造の
複雑さを改善でき製造コストを低減することができる半
導体装置の製造方法を提供することである。
この発明の半導体装置の製造方法は、一導電型の半導体
基板上に前記一導電型と反対の導電型の半導体層を形成
する工程と、前記半導体基板の所定の深さに濃度がピー
クとなる加速エネルギで前記半導体基板と同型の不純物
を注入拡散して埋込層を形成する工程と、前記所定の深
さ以下の範囲に絶縁膜を有するトランジスタの絶縁分離
領域を形成する工程と、前記半導体基板および前記半導
体層上に互いに反対の型のトランジスタを形成する工程
とを含むものである。
基板上に前記一導電型と反対の導電型の半導体層を形成
する工程と、前記半導体基板の所定の深さに濃度がピー
クとなる加速エネルギで前記半導体基板と同型の不純物
を注入拡散して埋込層を形成する工程と、前記所定の深
さ以下の範囲に絶縁膜を有するトランジスタの絶縁分離
領域を形成する工程と、前記半導体基板および前記半導
体層上に互いに反対の型のトランジスタを形成する工程
とを含むものである。
この発明の構成によれば、半導体基板に同型の不純物に
よる埋込層をその濃度のピークが絶縁分離領域の絶縁膜
の深さ以上の深さに位置するように形成することにより
、トランジスタ能動領域と絶縁分離領域の半導体基板表
面における注入不純物の濃度が異なるので、この濃度差
を利用して絶縁膜をゲート絶縁膜とするような厚膜トラ
ンジスタとトランジスタのゲートしきい値電圧を同時に
制御でき、従来側工程であったトランジスタ能動領域と
絶縁骨＃領域の形成を１回の不純物イオンの注入で行う
ことができるので、製造上の複雑さを低減できる。
よる埋込層をその濃度のピークが絶縁分離領域の絶縁膜
の深さ以上の深さに位置するように形成することにより
、トランジスタ能動領域と絶縁分離領域の半導体基板表
面における注入不純物の濃度が異なるので、この濃度差
を利用して絶縁膜をゲート絶縁膜とするような厚膜トラ
ンジスタとトランジスタのゲートしきい値電圧を同時に
制御でき、従来側工程であったトランジスタ能動領域と
絶縁骨＃領域の形成を１回の不純物イオンの注入で行う
ことができるので、製造上の複雑さを低減できる。
また不純物の濃度のピークを半導体基板に形成される絶
縁膜以上の深さにすることにより、絶縁膜によって埋込
層の不純物を吸い出すことにより不純物が絶縁膜側に偏
析する比率を減らすことができる。
縁膜以上の深さにすることにより、絶縁膜によって埋込
層の不純物を吸い出すことにより不純物が絶縁膜側に偏
析する比率を減らすことができる。
またトランジスタのゲート直下よりも深い位置に不純物
のピークが位置することとなるため、トランジスタ能動
領域となるチャンネルにおいてトランジスタのソース・
ドレイン拡散層からの空乏層の伸びをチャンネル深部で
押さえることができので、ゲート寸法が細くなることに
よりパンチスルー耐圧の劣化を低減することができる。
のピークが位置することとなるため、トランジスタ能動
領域となるチャンネルにおいてトランジスタのソース・
ドレイン拡散層からの空乏層の伸びをチャンネル深部で
押さえることができので、ゲート寸法が細くなることに
よりパンチスルー耐圧の劣化を低減することができる。
さらに、チャンネルの深さの方向に不純物濃度が連続的
に分布しているため、ドレイン拡散層の近傍における電
界集中を効果的に押さえることができ、微細化されたト
ランジスタで電界集中により発生するホットキャリアを
従来のプロセスより１７１０倍程度にすることが可能と
なる。その結果、半導体装置の微細化時に発生する様々
な傷害を効果的に抑え、製造的に安定で現状よりも短い
ステップで製造コストを低減できしかも高性能な半導体
装置を製造することができる。
に分布しているため、ドレイン拡散層の近傍における電
界集中を効果的に押さえることができ、微細化されたト
ランジスタで電界集中により発生するホットキャリアを
従来のプロセスより１７１０倍程度にすることが可能と
なる。その結果、半導体装置の微細化時に発生する様々
な傷害を効果的に抑え、製造的に安定で現状よりも短い
ステップで製造コストを低減できしかも高性能な半導体
装置を製造することができる。
この発明の一実施例を第１図に基づいて説明する。図は
０ＭＯ５−ＬＳＩにおけるｎチャンネル・ ＭＯ３型ト
ランジスタに適用した場合のプロセス・フローである。
０ＭＯ５−ＬＳＩにおけるｎチャンネル・ ＭＯ３型ト
ランジスタに適用した場合のプロセス・フローである。
同図（ａｌは、一導電型の半導体基板上に前記一導電型
と反対の導電型の半導体層を形成する工程である。半導
体基板となるシリコン基板１は例えばドライブ（１００
） 、比抵抗１０〜１５Ω−ｃ＋ｎ（不純物濃度〜ｌ
Ｘ Ｉ Ｑ ”ｃｍ−”）を用いている。また反対の導
電型の半導体層となるＮウェル２の領域に例えば燐イオ
ンを注入し、Ｎウェル２の領域のみを選択的に酸化して
二酸化シリコン膜３を形成する。このとき、二酸化シリ
コン膜３の膜厚はＮウェル２のドライブ・イン後に行う
高加速エネルギで注入される後述の不純物のイオンが貫
通しない十分な膜厚が必要である。その後、高温で燐イ
オンをドライブ・インし約５μｍ程度の深さのＮうエル
２の領域を形成する。
と反対の導電型の半導体層を形成する工程である。半導
体基板となるシリコン基板１は例えばドライブ（１００
） 、比抵抗１０〜１５Ω−ｃ＋ｎ（不純物濃度〜ｌ
Ｘ Ｉ Ｑ ”ｃｍ−”）を用いている。また反対の導
電型の半導体層となるＮウェル２の領域に例えば燐イオ
ンを注入し、Ｎウェル２の領域のみを選択的に酸化して
二酸化シリコン膜３を形成する。このとき、二酸化シリ
コン膜３の膜厚はＮウェル２のドライブ・イン後に行う
高加速エネルギで注入される後述の不純物のイオンが貫
通しない十分な膜厚が必要である。その後、高温で燐イ
オンをドライブ・インし約５μｍ程度の深さのＮうエル
２の領域を形成する。
同図（ｂ）はシリコン基板１の所定の深さに濃度がピー
クとなる加速エネルギでシリコン基板１と同型の不純物
を注入拡散して埋込層を形成する工程である。例えば、
同図＋８＋において１００ＫｅＶ以上の加速エネルギで
不純物となるホウ素イオンＢ゛をつエバの全面に注入し
、シリコン基板１に埋込層を形成する。このとき、Ｎウ
ェル２の領域は前述の二酸化シリコン膜３によりマスク
されているため、ホウ素イオンはシリコン基板１に到達
しない。ホウ素イオンの加速エネルギが１５０Ｋｅν以
上であればこれをマスクとする二酸化シリコン膜３の膜
厚は７００ｎｍ以上で十分である。
クとなる加速エネルギでシリコン基板１と同型の不純物
を注入拡散して埋込層を形成する工程である。例えば、
同図＋８＋において１００ＫｅＶ以上の加速エネルギで
不純物となるホウ素イオンＢ゛をつエバの全面に注入し
、シリコン基板１に埋込層を形成する。このとき、Ｎウ
ェル２の領域は前述の二酸化シリコン膜３によりマスク
されているため、ホウ素イオンはシリコン基板１に到達
しない。ホウ素イオンの加速エネルギが１５０Ｋｅν以
上であればこれをマスクとする二酸化シリコン膜３の膜
厚は７００ｎｍ以上で十分である。
同図（Ｃ１は前記所定の深さ以下の範囲に絶縁膜となる
フールド二酸化シリコン膜４を有するトランジスタの絶
縁分離領域（フィールド領域ともいう）を形成する工程
である。１５０Ｋｅνの加速エネルギに対し許容できる
フィールド二酸化シリコン膜４の膜厚は６００ｎｍ程度
である。それ以上の膜厚になると、フィールド二酸化シ
リコン基板側に逆にホウ素Ｂ′″が拡散（偏析）して所
定のしきい値電圧が得られない危険性がある。またプロ
セス全体の熱処理により注入不純物であるホウ素Ｂ＋は
拡散して、ＭＯ３型トランジスタの能動領域と絶縁分離
領域のシリコン表面に再分布する。これらホウ素Ｂ ゛
の濃度はＭＯ３型トランジスタとフィールド二酸化シリ
コン膜４をゲート絶縁膜となるゲート酸化膜とする厚膜
トランジスタとのゲートしきい値電圧を制御する。
フールド二酸化シリコン膜４を有するトランジスタの絶
縁分離領域（フィールド領域ともいう）を形成する工程
である。１５０Ｋｅνの加速エネルギに対し許容できる
フィールド二酸化シリコン膜４の膜厚は６００ｎｍ程度
である。それ以上の膜厚になると、フィールド二酸化シ
リコン基板側に逆にホウ素Ｂ′″が拡散（偏析）して所
定のしきい値電圧が得られない危険性がある。またプロ
セス全体の熱処理により注入不純物であるホウ素Ｂ＋は
拡散して、ＭＯ３型トランジスタの能動領域と絶縁分離
領域のシリコン表面に再分布する。これらホウ素Ｂ ゛
の濃度はＭＯ３型トランジスタとフィールド二酸化シリ
コン膜４をゲート絶縁膜となるゲート酸化膜とする厚膜
トランジスタとのゲートしきい値電圧を制御する。
ここで、従来の方式と比較すると、従来はフィールド二
酸化シリコン膜の形成前に絶縁分離領域のみにイオン注
入を行うため、注入マスクとなる感光性高分子膜（レジ
スト）の多層化が必要となり、またトランジスタ能動領
域に対する不純物イオン注入が必要であるため、都合２
回の不純物イオン注入となり、製造上の複雑さが増しプ
ロセス・ステップが長くなるという欠点があった。これ
に対してこの実施例では埋込層を形成することによりレ
ジストの多層化が不必要となり不純物イオン注入も１回
で済み、製造的安定性が増すとともにプロセス・ステッ
プも短縮できる。
酸化シリコン膜の形成前に絶縁分離領域のみにイオン注
入を行うため、注入マスクとなる感光性高分子膜（レジ
スト）の多層化が必要となり、またトランジスタ能動領
域に対する不純物イオン注入が必要であるため、都合２
回の不純物イオン注入となり、製造上の複雑さが増しプ
ロセス・ステップが長くなるという欠点があった。これ
に対してこの実施例では埋込層を形成することによりレ
ジストの多層化が不必要となり不純物イオン注入も１回
で済み、製造的安定性が増すとともにプロセス・ステッ
プも短縮できる。
同図（ｄ＋は前記半導体基板および前記導電型半導体層
上に互いに反対の型のトランジスタを形成する工程であ
る。ここではｎチャンネルＭＯ５型トランジスタはソー
ス・ドレイン２ 重構造（ＬＤＤ：Ｌｔｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｊｎ） ５を有し、ｐチャンネルＭＯ
５型トランジスタは形状的にサイドウオールを持ってい
るが、単層のソース・ドレイン構造６である。７はゲー
ト電極である。
上に互いに反対の型のトランジスタを形成する工程であ
る。ここではｎチャンネルＭＯ５型トランジスタはソー
ス・ドレイン２ 重構造（ＬＤＤ：Ｌｔｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｊｎ） ５を有し、ｐチャンネルＭＯ
５型トランジスタは形状的にサイドウオールを持ってい
るが、単層のソース・ドレイン構造６である。７はゲー
ト電極である。
最後にｎチャンネルＭＯ３型トランジスタとｐチャンネ
ルＭＯ３型トランジスタを相補的に接続することにより
ＣＭＯ３−ＬＳＩ回路を実現することができる。
ルＭＯ３型トランジスタを相補的に接続することにより
ＣＭＯ３−ＬＳＩ回路を実現することができる。
この発明の半導体装置の製造方法によれば、半導体基板
に同型の不純物による埋込層をその濃度のピークが絶縁
分離領域の絶縁膜の深さ以上の深さに位置するように形
成することにより、トランジスタ能動領域と絶縁分離領
域の半導体基板表面における注入不純物の濃度が異なる
ので、この濃度差を利用して絶縁膜をゲート絶縁膜とす
るような厚膜トランジスタとトランジスタのゲートしき
い値電圧を同時に制御でき、従来別工程であったトラン
ジスタ能動領域と絶縁分離領域の形成を１回の不純物イ
オンの注入で行うことができるので、製造上の複雑さを
低減できる。
に同型の不純物による埋込層をその濃度のピークが絶縁
分離領域の絶縁膜の深さ以上の深さに位置するように形
成することにより、トランジスタ能動領域と絶縁分離領
域の半導体基板表面における注入不純物の濃度が異なる
ので、この濃度差を利用して絶縁膜をゲート絶縁膜とす
るような厚膜トランジスタとトランジスタのゲートしき
い値電圧を同時に制御でき、従来別工程であったトラン
ジスタ能動領域と絶縁分離領域の形成を１回の不純物イ
オンの注入で行うことができるので、製造上の複雑さを
低減できる。
また不純物の濃度のピークを半導体基板に形成される絶
縁膜以上の深さにすることにより、絶縁膜によって埋込
層の不純物を吸い出すことにより不純物が絶縁膜側に偏
析する比率を減らすことができる。
縁膜以上の深さにすることにより、絶縁膜によって埋込
層の不純物を吸い出すことにより不純物が絶縁膜側に偏
析する比率を減らすことができる。
またトランジスタのゲート直下よりも深い位置に不純物
のピークが位置することとなるため、トランジスタ能動
領域となるチャンネルにおいてトランジスタのソース・
ドレイン拡散層からの空乏層の伸びをチャンネル深部で
押さえることができので、ゲート寸法が細くなることに
よりパンチスルー耐圧の劣化を低減することができる。
のピークが位置することとなるため、トランジスタ能動
領域となるチャンネルにおいてトランジスタのソース・
ドレイン拡散層からの空乏層の伸びをチャンネル深部で
押さえることができので、ゲート寸法が細くなることに
よりパンチスルー耐圧の劣化を低減することができる。
さらに、チャンネルの深さの方向に不純物濃度が連続的
に分布しているため、ドレイン拡散層の近傍における電
界集中を効果的に押さえることができ、微細化されたト
ランジスタで電界集中により発生するホットキャリアを
従来のプロセスより１７１０倍程度にすることが可能と
なる。その結果、半導体装置の微細化時に発生する様々
な傷害を効果的に抑え、製造的に安定で現状よりも短い
ステツブで製造コストを低減できしかも高性能な半導体
装置を製造することができる。
に分布しているため、ドレイン拡散層の近傍における電
界集中を効果的に押さえることができ、微細化されたト
ランジスタで電界集中により発生するホットキャリアを
従来のプロセスより１７１０倍程度にすることが可能と
なる。その結果、半導体装置の微細化時に発生する様々
な傷害を効果的に抑え、製造的に安定で現状よりも短い
ステツブで製造コストを低減できしかも高性能な半導体
装置を製造することができる。
第１図はこの発明の一実施例の工程説明図である。
１・・・半導体基板であるシリコン基板、２・・・半導
体層であるＮウェル、４・・・絶縁膜であるフィールド
二酸化シリコン膜、５・・・ｎチャンネルＭＯ３型トラ
ンジスタのソース・ドレイン２重構造、６・・・ｐチャ
ンネルＭＯ５型トランジスタのソース・ドレイン構造 脳に 八 １ ０さ コｅ へへ
体層であるＮウェル、４・・・絶縁膜であるフィールド
二酸化シリコン膜、５・・・ｎチャンネルＭＯ３型トラ
ンジスタのソース・ドレイン２重構造、６・・・ｐチャ
ンネルＭＯ５型トランジスタのソース・ドレイン構造 脳に 八 １ ０さ コｅ へへ
Claims (1)
- 一導電型の半導体基板上に前記一導電型と反対の導電型
の半導体層を形成する工程と、前記半導体基板の所定の
深さに濃度がピークとなる加速エネルギで前記半導体基
板と同型の不純物を注入拡散して埋込層を形成する工程
と、前記所定の深さ以下の範囲に絶縁膜を有するトラン
ジスタの絶縁分離領域を形成する工程と、前記半導体基
板および前記半導体層上に互いに反対の型のトランジス
タを形成する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026985A JPH02206161A (ja) | 1989-02-06 | 1989-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026985A JPH02206161A (ja) | 1989-02-06 | 1989-02-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02206161A true JPH02206161A (ja) | 1990-08-15 |
Family
ID=12208460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026985A Pending JPH02206161A (ja) | 1989-02-06 | 1989-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02206161A (ja) |
-
1989
- 1989-02-06 JP JP1026985A patent/JPH02206161A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489871B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US5963799A (en) | Blanket well counter doping process for high speed/low power MOSFETs | |
| US20020024100A1 (en) | Shallow doped junctions with a variable profile gradation of dopants | |
| US6117716A (en) | Methods of forming BICMOS circuitry | |
| JPH10178104A (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JP2001351989A (ja) | 半導体装置の製造方法 | |
| JP2790050B2 (ja) | 半導体装置の製造方法 | |
| JP3381110B2 (ja) | 半導体装置の製造方法 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| JPH0346238A (ja) | 半導体装置の製造方法 | |
| JP2000068499A (ja) | 半導体装置とその製造方法 | |
| JPH1050860A (ja) | 半導体装置およびその製造方法 | |
| JPH02206161A (ja) | 半導体装置の製造方法 | |
| JP2003332461A (ja) | 三重ウェル構造を持つ半導体素子の製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JP2003249570A (ja) | 半導体装置及びその製造方法 | |
| JPH0722623A (ja) | 半導体装置の製造方法 | |
| JPH10107266A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JPS63302562A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0342872A (ja) | 半導体装置の製造方法 | |
| JPH02105469A (ja) | Ｍｉｓ型半導体装置 | |
| JPH02206162A (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
| JPH06204419A (ja) | 半導体装置の製造方法 |