JPH02206774A - 半導体集積回路のテスト回路 - Google Patents
半導体集積回路のテスト回路Info
- Publication number
- JPH02206774A JPH02206774A JP1027277A JP2727789A JPH02206774A JP H02206774 A JPH02206774 A JP H02206774A JP 1027277 A JP1027277 A JP 1027277A JP 2727789 A JP2727789 A JP 2727789A JP H02206774 A JPH02206774 A JP H02206774A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- output
- circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路のテスト回路憂こ関するもの
である。
である。
第３図は従来一般番こ行われている半導体集積回路のテ
スト回路を示す。
スト回路を示す。
図に８いて、σＱは半導体集積回路、０］）は半導体集
積回路０ｑの出力端子、Ｏ諸は入力端子、０］及びα４
は電源端子、（２）は半導体集積回路（１０に接続され
た半導体集積回路テスト装置（以Ｆ、テスターと呼ぶ）
、αＱはテスター（ト）のテストプローブである。
積回路０ｑの出力端子、Ｏ諸は入力端子、０］及びα４
は電源端子、（２）は半導体集積回路（１０に接続され
た半導体集積回路テスト装置（以Ｆ、テスターと呼ぶ）
、αＱはテスター（ト）のテストプローブである。
テスターαυは半導体集積回路α０の総ての機能が正常
に動作しているか、特性が規格を満足しているかをチエ
ツクするもので、半導体集積回路ＱＯの総ての端子と接
続される。
に動作しているか、特性が規格を満足しているかをチエ
ツクするもので、半導体集積回路ＱＯの総ての端子と接
続される。
半導体集積回路αｑの動作が正常かどうかをチエツクす
る場合、テスター０５は半導体集積Ｌａｌ路Ｕｔ３に電
源電圧を与えた後、入力端子ｏ功に対し動作確認用の入
力信号を印加する。そして、この入力信号に対して出力
されるべき信号波形が半導体集積回絡００の出力端子ｕ
１）に出力されているかどうが、総ての出力端子につい
てチエツクをする。
る場合、テスター０５は半導体集積Ｌａｌ路Ｕｔ３に電
源電圧を与えた後、入力端子ｏ功に対し動作確認用の入
力信号を印加する。そして、この入力信号に対して出力
されるべき信号波形が半導体集積回絡００の出力端子ｕ
１）に出力されているかどうが、総ての出力端子につい
てチエツクをする。
従来の半導体集積回路のテスト回路は以上のように構成
されていたので、近年半導体集積回路規模の増大、特多
こ人・出方端子数の増加に対し、テスターはテストグロ
ーブの数を増加させる必要があり、また、テスターの内
部の回路構成も増大。
されていたので、近年半導体集積回路規模の増大、特多
こ人・出方端子数の増加に対し、テスターはテストグロ
ーブの数を増加させる必要があり、また、テスターの内
部の回路構成も増大。
増加する必要があり、多大・出力を持つ集積回路用テス
タは高価であり、また半導体集積回路の端子数の増加と
ともに、テスタを改造又は新規準備を要するなどの問題
点があった。
タは高価であり、また半導体集積回路の端子数の増加と
ともに、テスタを改造又は新規準備を要するなどの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体集積回路の端子数の増加憂こ対し、テ
スター側の負担を軽減しようとするもので、特多こ半導
体集積回路の出力端子数が増えても、従来使用していた
テスターでテストを可能番こすることを目的とする。
たもので、半導体集積回路の端子数の増加憂こ対し、テ
スター側の負担を軽減しようとするもので、特多こ半導
体集積回路の出力端子数が増えても、従来使用していた
テスターでテストを可能番こすることを目的とする。
〔＃１題を解決するための手段〕
この発明に係る半導体集積回路のテスト回路は半導体集
積回路の複数の出力を選択回路を介して１つの出力端子
に接続するよう番こしたものである。
積回路の複数の出力を選択回路を介して１つの出力端子
に接続するよう番こしたものである。
この発明における選択回路は複数の出力の内任意の１つ
の出力を選択して集積回路外部に出力する。
の出力を選択して集積回路外部に出力する。
以下、この発明の一実施例を図について説明する。第１
図において、（１）は半導体集積回路の信号出力端子、
＋２）は出力端子１１）と接続された選択回路Ｃ以下、
セレクトスイッチとする）、＋３１はセレクトスイッチ
＋２１の出力が接続された出力端子、（４）は半導体集
積回路外部より与えられた入力信号、（５１は人力信号
（４）より得られたセレクトスイッチ＋２１の制御信号
、（６）はシフトレジスタである。
図において、（１）は半導体集積回路の信号出力端子、
＋２）は出力端子１１）と接続された選択回路Ｃ以下、
セレクトスイッチとする）、＋３１はセレクトスイッチ
＋２１の出力が接続された出力端子、（４）は半導体集
積回路外部より与えられた入力信号、（５１は人力信号
（４）より得られたセレクトスイッチ＋２１の制御信号
、（６）はシフトレジスタである。
次に動作について説明する。半導体集積回路内部で発生
した出力信号（６１〜Ｏｎ）は通常は出力端子Ｉｌｌ
ＯＵＴ ｌ−〇〇Ｔｎを通して半導体集積回路外部ｔこ
出力される。
した出力信号（６１〜Ｏｎ）は通常は出力端子Ｉｌｌ
ＯＵＴ ｌ−〇〇Ｔｎを通して半導体集積回路外部ｔこ
出力される。
すなわち、通常はこれら出力端子１１）と外部回路が接
続され、任意のテスト回路を構成する。
続され、任意のテスト回路を構成する。
−万、半導体集積回路のテストに８いて、テスターはこ
ｎら出力端子中に必ずしも接続する必要はなく、複数の
出力端子の任意の１つの出力を選択し出力することがで
きる出力端子（３）に接続すれば良い。
ｎら出力端子中に必ずしも接続する必要はなく、複数の
出力端子の任意の１つの出力を選択し出力することがで
きる出力端子（３）に接続すれば良い。
テスターは半導体集積回路に対し任意の入力信号（４）
を与える。シフトレジスタ（６）は出力端子（３）と複
数の出力端子１１）とに接続されたセレクトスイッチ（
２）の制御信号（５１を発生するので、複数の出力の内
任意の１つの出力を選択し出力端子（３）に出力するよ
うに、入力信号（４）を与えること番こより、テスター
は出力端子（３）を通して自由≦こ総での出力信号の状
態をチエツクすることができる。
を与える。シフトレジスタ（６）は出力端子（３）と複
数の出力端子１１）とに接続されたセレクトスイッチ（
２）の制御信号（５１を発生するので、複数の出力の内
任意の１つの出力を選択し出力端子（３）に出力するよ
うに、入力信号（４）を与えること番こより、テスター
は出力端子（３）を通して自由≦こ総での出力信号の状
態をチエツクすることができる。
１１２ 、上記実施例ではセレクトスイッチ＋２１に。
トランスミッションゲートを用いた場合を示したが、こ
れは例えば、第２図に示すような選択回路でもよい。
れは例えば、第２図に示すような選択回路でもよい。
また、前記実施例ではセレクトスイッチ１２）の制御信
号はシフトレジスタ（６）Ｉこよって発生する場合を示
しているが、これは例えば、回路内部にある信号（デー
タ）をテスターから与えた入力信号とゲーティングした
り、またはテスターから与えられた入力信号１こよりラ
ッチしたりして発生させても同様の効果を奏する。
号はシフトレジスタ（６）Ｉこよって発生する場合を示
しているが、これは例えば、回路内部にある信号（デー
タ）をテスターから与えた入力信号とゲーティングした
り、またはテスターから与えられた入力信号１こよりラ
ッチしたりして発生させても同様の効果を奏する。
以上のよう−ここの発明Ｉこよれば、多数の出力端子を
持つ半導体集積回路の動作テストが極めて少ない出力端
子によってチエツクか可能となるので、デスｌ−グロー
ブ端子数の少ない安価なテスターを何ら改造する必要ナ
ク、使用することができる効果がある。
持つ半導体集積回路の動作テストが極めて少ない出力端
子によってチエツクか可能となるので、デスｌ−グロー
ブ端子数の少ない安価なテスターを何ら改造する必要ナ
ク、使用することができる効果がある。
第１図はこの発明の一実施例による半導体集積回路のテ
スト回路を示す回路図、第２図は他の実施例に８ける選
択回路の回路図、第３図は従来の半導体集積回路のテス
ト回路を示す回路図である。 図に８いて、１１）及び（３）は出力端子、（２］は選
択回路（セレクトスイッチ）、（４１は入力信号を示す
。 な２、図中、同一符号は同一 または相当部分を示す。
スト回路を示す回路図、第２図は他の実施例に８ける選
択回路の回路図、第３図は従来の半導体集積回路のテス
ト回路を示す回路図である。 図に８いて、１１）及び（３）は出力端子、（２］は選
択回路（セレクトスイッチ）、（４１は入力信号を示す
。 な２、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- 複数の出力端子を持つ半導体集積回路において、複数の
出力端子に接続され、外部より与えられた入力信号によ
つて得られた制御信号によりそれら複数の出力から任意
の出力の信号を選択して出力する選択回路を備え、この
選択回路の出力が半導体集積回路の１つの出力端子に接
続されていることを特徴とする半導体集積回路のテスト
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027277A JPH02206774A (ja) | 1989-02-06 | 1989-02-06 | 半導体集積回路のテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027277A JPH02206774A (ja) | 1989-02-06 | 1989-02-06 | 半導体集積回路のテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02206774A true JPH02206774A (ja) | 1990-08-16 |
Family
ID=12216579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1027277A Pending JPH02206774A (ja) | 1989-02-06 | 1989-02-06 | 半導体集積回路のテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02206774A (ja) |
-
1989
- 1989-02-06 JP JP1027277A patent/JPH02206774A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855669A (en) | System for scan testing of logic circuit networks | |
| US5047710A (en) | System for scan testing of logic circuit networks | |
| JPH0450678A (ja) | テスト容易化回路 | |
| EP0438322A2 (en) | Linear feedback shift register | |
| KR100413636B1 (ko) | 집적회로 | |
| JP2906073B2 (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| JPH05172907A (ja) | 集積回路を試験するための回路装置 | |
| JPH10253717A (ja) | 半導体集積回路装置 | |
| JPS6230971A (ja) | 半導体集積回路装置 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| KR970006020B1 (ko) | 바운더리 스캔 구조의 티디오(tdo) 출력 장치 | |
| JPH02184048A (ja) | メモリ内蔵半導体集積回路装置 | |
| JPH0210175A (ja) | テスト端子を持つ半導体集積回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPH02206773A (ja) | 半導体集積回路のテスト回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPH0679054B2 (ja) | 論理回路 | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| JPH1010194A (ja) | 半導体集積回路 | |
| JPH06167546A (ja) | メモリデバイス検査用データ転送回路 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| JPH03290951A (ja) | 半導体集積回路 | |
| JP2006118995A (ja) | 半導体集積回路 |