JPH05264647A - 半導体装置のテスト回路 - Google Patents
半導体装置のテスト回路Info
- Publication number
- JPH05264647A JPH05264647A JP4061610A JP6161092A JPH05264647A JP H05264647 A JPH05264647 A JP H05264647A JP 4061610 A JP4061610 A JP 4061610A JP 6161092 A JP6161092 A JP 6161092A JP H05264647 A JPH05264647 A JP H05264647A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- multiplexer
- semiconductor device
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000005259 measurement Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 239000000872 buffer Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置の入出力特性の測定を容易にし、か
つ短時間で行なえるようにすること。 【構成】入力端子数に応じて複数の入力を振り分けるマ
ルチプレクサ１２、出力端子数に応じてマルチプレクサ
１２の出力と通常動作時の出力信号とを切り換えるマル
チプレクサ１４を有し、入力を振り分ける回路は共通の
制御回路１１にて切り換え、出力信号ろ切り換える回路
は、共通の切り換え信号１５により切り換えを行なうこ
とにより、入力と出力の特性を同時に測定可能とする。
つ短時間で行なえるようにすること。 【構成】入力端子数に応じて複数の入力を振り分けるマ
ルチプレクサ１２、出力端子数に応じてマルチプレクサ
１２の出力と通常動作時の出力信号とを切り換えるマル
チプレクサ１４を有し、入力を振り分ける回路は共通の
制御回路１１にて切り換え、出力信号ろ切り換える回路
は、共通の切り換え信号１５により切り換えを行なうこ
とにより、入力と出力の特性を同時に測定可能とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のテスト回路
に関し、特に入出力端子の電気的特性を測定するための
テスト回路に関する。
に関し、特に入出力端子の電気的特性を測定するための
テスト回路に関する。
【０００２】
【従来の技術】従来の半導体装置において、入力端子の
入力電圧特性および出力端子の出力電圧特性を測定する
ために、あらかじめ用意されたテストパターンを用い、
テストプログラムにて入力条件および出力判定条件を設
定した後、ＬＳＩテスタ上でテストプログラムを走らせ
て測定する。具体的には、入力特性の場合、規格で定め
られている入力電圧や動作周波数等の入力条件をテスト
プログラムで設定した後、ファンクションテストを行な
い、テストがパスするかどうかで良否の判定を行なう。
入力電圧特性および出力端子の出力電圧特性を測定する
ために、あらかじめ用意されたテストパターンを用い、
テストプログラムにて入力条件および出力判定条件を設
定した後、ＬＳＩテスタ上でテストプログラムを走らせ
て測定する。具体的には、入力特性の場合、規格で定め
られている入力電圧や動作周波数等の入力条件をテスト
プログラムで設定した後、ファンクションテストを行な
い、テストがパスするかどうかで良否の判定を行なう。
【０００３】また、出力電圧特性を測定する場合も、入
力電圧特性の場合と同様に、ファンクション・テストが
パスしたことを確認し、その後、出力電流を測定する場
合は、出力端子に所定の電圧を印加し、その時に流れる
電流を測定する。
力電圧特性の場合と同様に、ファンクション・テストが
パスしたことを確認し、その後、出力電流を測定する場
合は、出力端子に所定の電圧を印加し、その時に流れる
電流を測定する。
【０００４】また、出力電圧を測定する場合は、出力端
子から所定の電流を流すか、または出力端子に流し込ん
でやり、その時に出力端子に生ずる電圧を測定してい
る。
子から所定の電流を流すか、または出力端子に流し込ん
でやり、その時に出力端子に生ずる電圧を測定してい
る。
【０００５】
【発明が解決しようとする課題】従来の方法では、入出
力電圧特性を測定するためにテストプログラムだけでは
なく、テストパターンも必要となる。しかし、ファンク
ション・テストでもテストパターンを作成するため、入
出力電圧特性のためのテストパターン作成は行なわず、
通常はファンクション・テスト用のテストパターンを兼
用する。このため、測定端子を１度に測定することはな
く、「パターンチェック」，「入出力電圧測定」の繰り
返しが測定するピンごとに行なわれ、効率か悪く、測定
時間も測定端子が多いほどかかるという問題点があっ
た。
力電圧特性を測定するためにテストプログラムだけでは
なく、テストパターンも必要となる。しかし、ファンク
ション・テストでもテストパターンを作成するため、入
出力電圧特性のためのテストパターン作成は行なわず、
通常はファンクション・テスト用のテストパターンを兼
用する。このため、測定端子を１度に測定することはな
く、「パターンチェック」，「入出力電圧測定」の繰り
返しが測定するピンごとに行なわれ、効率か悪く、測定
時間も測定端子が多いほどかかるという問題点があっ
た。
【０００６】本発明の目的は、前記問題点を解決し、短
時間で効率よくテストできるようにした半導体装置のテ
スト回路を提供することにある。
時間で効率よくテストできるようにした半導体装置のテ
スト回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置のテ
スト回路の構成は、複数の入力端子から各々入力される
信号を選択するための第１のマルチプレクサと、前記第
１のマルチプレクサを制御する制御回路と、前記第１の
マルチプレクサの出力と半導体装置の本来出力端子に出
力するための信号とを切り換えるための第２のマルチプ
レクサとを備えており、特に前記入力端子および出力端
子の総数に応じて、第１のマルチプレクサの入力数が同
じかまたは異なるものを組み合わせていることを特徴と
する。
スト回路の構成は、複数の入力端子から各々入力される
信号を選択するための第１のマルチプレクサと、前記第
１のマルチプレクサを制御する制御回路と、前記第１の
マルチプレクサの出力と半導体装置の本来出力端子に出
力するための信号とを切り換えるための第２のマルチプ
レクサとを備えており、特に前記入力端子および出力端
子の総数に応じて、第１のマルチプレクサの入力数が同
じかまたは異なるものを組み合わせていることを特徴と
する。
【０００８】
【実施例】図１は本発明の第１の実施例のテスト回路を
示すブロック図である。図１において、本実施例は、端
子１が入力バッファ用のインバータ４の入力に接続さ
れ、この入力バッファ用のインバータ４の出力が入力バ
ッファ用のインバータ５の入力に接続されている。この
インバータ４および５は、半導体装置に印加される入力
信号を半導体装置内の回路に供給するためのバッファで
あり、通常入力端子１の近くに配置されている。
示すブロック図である。図１において、本実施例は、端
子１が入力バッファ用のインバータ４の入力に接続さ
れ、この入力バッファ用のインバータ４の出力が入力バ
ッファ用のインバータ５の入力に接続されている。この
インバータ４および５は、半導体装置に印加される入力
信号を半導体装置内の回路に供給するためのバッファで
あり、通常入力端子１の近くに配置されている。
【０００９】入力端子２，インバータ７，および入力端
子３，インバータ８，インバータ９の関係も同様であ
る。インバータ５，インバータ７，インバータ９の各出
力は、矢印で示す。それぞれ所定の回路へ接続されてい
るとともに、３入力マルチプレクサ１２にも接続されて
いる。マルチプレクサ１２は、制御回路１１の出力によ
り、入力される３本の信号の内から１本を選択するが、
制御回路１１は制御信号入力端子１０に入力される信号
によりその出力を切り換え、またリセット信号入力端子
１９より入力される信号により、制御回路１１を初期状
態に戻すことができる。
子３，インバータ８，インバータ９の関係も同様であ
る。インバータ５，インバータ７，インバータ９の各出
力は、矢印で示す。それぞれ所定の回路へ接続されてい
るとともに、３入力マルチプレクサ１２にも接続されて
いる。マルチプレクサ１２は、制御回路１１の出力によ
り、入力される３本の信号の内から１本を選択するが、
制御回路１１は制御信号入力端子１０に入力される信号
によりその出力を切り換え、またリセット信号入力端子
１９より入力される信号により、制御回路１１を初期状
態に戻すことができる。
【００１０】マルチプレクサ１２の出力は、２入力マル
チプレクサ１４の一方の入力に接続されている。マルチ
プレクサ１４は切り換え信号入力端子１５に入力される
信号により、その出力を切り換えインバータ１６の入力
へその信号を転送する。インバータ１６，インバータ１
７は、出力バッファであり、出力バッファ１６に入力さ
れた信号を出力端子１８に転送する。入力端子１３は、
半導体装置が通常モード時に出力端子１８に出力する信
号の入力端子である。
チプレクサ１４の一方の入力に接続されている。マルチ
プレクサ１４は切り換え信号入力端子１５に入力される
信号により、その出力を切り換えインバータ１６の入力
へその信号を転送する。インバータ１６，インバータ１
７は、出力バッファであり、出力バッファ１６に入力さ
れた信号を出力端子１８に転送する。入力端子１３は、
半導体装置が通常モード時に出力端子１８に出力する信
号の入力端子である。
【００１１】図２は図１の制御回路１１の一例を示す回
路図である。図２において、Ｄ・フリップフロップ２
１，２２，２３が三段となっており、各出力Ｑはマルチ
プレクサ１２に出力される。
路図である。図２において、Ｄ・フリップフロップ２
１，２２，２３が三段となっており、各出力Ｑはマルチ
プレクサ１２に出力される。
【００１２】ここで、入力端子１９には低電圧レベル
（以下“Ｌ”と略す）が一度入力され、その後は高電圧
レベル（以下“Ｈ”と略す）の状態を保つとする。マル
チプレクサ１２は、制御回路１１においてＤ・フリップ
フロップ（以下Ｄ・Ｆ／Ｆと略す）２１，２２，２３の
各出力が、“Ｈ”，“Ｌ”，“Ｌ”の時インバータ５の
出力を、“Ｌ”，“Ｈ”，“Ｌ”の時インバータ７の出
力を、また“Ｌ”，“Ｌ”，“Ｈ”の時インバータ９の
出力をそれぞれ出力するものとする。マルチプレクサ１
４は、切り換え信号入力端子１５に入力される信号が
“Ｌ”の時入力端子１３に入力される信号を、また
“Ｈ”の時マルチプレクサ１２の出力を出力するとす
る。
（以下“Ｌ”と略す）が一度入力され、その後は高電圧
レベル（以下“Ｈ”と略す）の状態を保つとする。マル
チプレクサ１２は、制御回路１１においてＤ・フリップ
フロップ（以下Ｄ・Ｆ／Ｆと略す）２１，２２，２３の
各出力が、“Ｈ”，“Ｌ”，“Ｌ”の時インバータ５の
出力を、“Ｌ”，“Ｈ”，“Ｌ”の時インバータ７の出
力を、また“Ｌ”，“Ｌ”，“Ｈ”の時インバータ９の
出力をそれぞれ出力するものとする。マルチプレクサ１
４は、切り換え信号入力端子１５に入力される信号が
“Ｌ”の時入力端子１３に入力される信号を、また
“Ｈ”の時マルチプレクサ１２の出力を出力するとす
る。
【００１３】まず、制御回路１１のＤ・Ｆ／Ｆ２１，２
２，２３の各Ｑ出力が、“Ｈ”，“Ｌ”，“Ｌ”の時マ
ルチプレクサ１２の出力はインバータ５の出力をマルチ
プレクサ１４の一方へ転送する。切り換え信号入力端子
１５の入力を“Ｈ”とすると、マルチプレクサ１４はマ
ルチフレクサ１２の出力をインバータ１６へ転送する。
したがって、この時出力端子１８には入力端子１に印加
された入力が出力されることになる。
２，２３の各Ｑ出力が、“Ｈ”，“Ｌ”，“Ｌ”の時マ
ルチプレクサ１２の出力はインバータ５の出力をマルチ
プレクサ１４の一方へ転送する。切り換え信号入力端子
１５の入力を“Ｈ”とすると、マルチプレクサ１４はマ
ルチフレクサ１２の出力をインバータ１６へ転送する。
したがって、この時出力端子１８には入力端子１に印加
された入力が出力されることになる。
【００１４】入力端子１５の入力を“Ｈ”にしたまま制
御信号入力端子１０にクロック１発入力させると、Ｄ・
Ｆ／Ｆ２１，２２，２３の各Ｑ出力は、“Ｌ”，
“Ｈ”，“Ｌ”となるため、マルチプレクサ１２はイン
バータ７の出力をマルチプレクサ１４へ出力することに
なる。したがって、この時は、入力端子２に印加された
入力が出力端子１８に出力されることになる。
御信号入力端子１０にクロック１発入力させると、Ｄ・
Ｆ／Ｆ２１，２２，２３の各Ｑ出力は、“Ｌ”，
“Ｈ”，“Ｌ”となるため、マルチプレクサ１２はイン
バータ７の出力をマルチプレクサ１４へ出力することに
なる。したがって、この時は、入力端子２に印加された
入力が出力端子１８に出力されることになる。
【００１５】入力端子１５の入力を“Ｈ”にしたまま再
び制御信号入力端子１０にクロック１発入力させると、
Ｄ・Ｆ／Ｆ２１，２２，２３の各出力は、“Ｌ”，
“Ｌ”，“Ｈ”となるため、マルチプレクサ１２はイン
バータ９の出力をマルチプレクサ１４へ出力することに
なる。したがって、この時は入力端子３に印加された入
力が出力端子１８に出力されることになる。
び制御信号入力端子１０にクロック１発入力させると、
Ｄ・Ｆ／Ｆ２１，２２，２３の各出力は、“Ｌ”，
“Ｌ”，“Ｈ”となるため、マルチプレクサ１２はイン
バータ９の出力をマルチプレクサ１４へ出力することに
なる。したがって、この時は入力端子３に印加された入
力が出力端子１８に出力されることになる。
【００１６】入力端子１５の入力を“Ｌ”とするとマル
チプレクサ１４は入力端子１３に入力される信号を選択
するため、この時は、制御回路１１の出力つまりＤ・Ｆ
／Ｆ２１，２２，２３の各Ｑ出力に関係なく、出力端子
１８には入力端子１３の入力が出力される。
チプレクサ１４は入力端子１３に入力される信号を選択
するため、この時は、制御回路１１の出力つまりＤ・Ｆ
／Ｆ２１，２２，２３の各Ｑ出力に関係なく、出力端子
１８には入力端子１３の入力が出力される。
【００１７】図３は本発明の第２の実施例のブロック図
である。図３において、本実施例は図１とほとんど同様
であるが、次の点が異なる。
である。図３において、本実施例は図１とほとんど同様
であるが、次の点が異なる。
【００１８】入力端子２４，２５は合計２本だけであ
り、制御回路１１の出力Ｑも２本の配線でよい。その他
の部分は図１と同様である。
り、制御回路１１の出力Ｑも２本の配線でよい。その他
の部分は図１と同様である。
【００１９】図４は本発明の第３の実施例の半導体装置
のテスト回路を示すブロック図である。
のテスト回路を示すブロック図である。
【００２０】図４において、本実施例は、入力端子１，
２，３，２４，２５と、出力端子１８，３５，４０と、
制御信号入力端子１０と、リセット信号入力端子１９
と、制御回路１１と、マルチプレクサ１２，１４，３
０，３７と、インバータ４〜９，１６，１７，２６〜２
９，３３，３４，３８，３９と、半導体装置出力の入力
端子１３，３１，３６と、切り換え信号入力端子１５と
を備えている。
２，３，２４，２５と、出力端子１８，３５，４０と、
制御信号入力端子１０と、リセット信号入力端子１９
と、制御回路１１と、マルチプレクサ１２，１４，３
０，３７と、インバータ４〜９，１６，１７，２６〜２
９，３３，３４，３８，３９と、半導体装置出力の入力
端子１３，３１，３６と、切り換え信号入力端子１５と
を備えている。
【００２１】本実施例は、入力端子１５に“Ｈ”が印加
された時制御回路１１内のＤ・Ｆ／Ｆ２１，２２，２３
のＱ出力が、“Ｈ”，“Ｌ”，“Ｌ”の時入力端子１に
入力される信号が出力端子１８に、また入力端子２４に
入力される信号が出力端子３５および出力端子４０にそ
れぞれ出力される。また、Ｄ・Ｆ／Ｆ２１，２２，２３
のＱ出力が“Ｌ”，“Ｈ”，“Ｌ”の時は、入力端子２
に入力される信号が出力端子１８に、また入力端子２５
に入力される信号が出力端子３５および出力端子４０に
それぞれ出力される。Ｄ・Ｆ／Ｆ２１〜２３のＱ出力が
“Ｌ”出力されるが、出力端子３５および出力端子４０
には何も出力されない。また入力端子１５に“Ｌ”を印
加すると、出力端子１８，３５，４０には通常モード時
に出力される信号が出力される。
された時制御回路１１内のＤ・Ｆ／Ｆ２１，２２，２３
のＱ出力が、“Ｈ”，“Ｌ”，“Ｌ”の時入力端子１に
入力される信号が出力端子１８に、また入力端子２４に
入力される信号が出力端子３５および出力端子４０にそ
れぞれ出力される。また、Ｄ・Ｆ／Ｆ２１，２２，２３
のＱ出力が“Ｌ”，“Ｈ”，“Ｌ”の時は、入力端子２
に入力される信号が出力端子１８に、また入力端子２５
に入力される信号が出力端子３５および出力端子４０に
それぞれ出力される。Ｄ・Ｆ／Ｆ２１〜２３のＱ出力が
“Ｌ”出力されるが、出力端子３５および出力端子４０
には何も出力されない。また入力端子１５に“Ｌ”を印
加すると、出力端子１８，３５，４０には通常モード時
に出力される信号が出力される。
【００２２】このように、入力端子と出力端子の数によ
って、マルチプレクサの入力数を変えたものをいくつか
組み合わせ、また出力端子の数が入力端子の数より多い
場合には、共通にすることにより容易に構成できる。
って、マルチプレクサの入力数を変えたものをいくつか
組み合わせ、また出力端子の数が入力端子の数より多い
場合には、共通にすることにより容易に構成できる。
【００２３】
【発明の効果】以上説明したように、本発明は、出力端
子に複数の入力端子の入力信号を切り換えて出力できる
ため、複数の入力端子の入力電圧特性を簡単に測定でき
るだけでなく、入力と出力の数が異なる半導体装置の入
力電圧特性の測定を従来よりも短時間で測定でき、また
テストプログラムの作成およびデバッグも容易に行なえ
るという効果がある。
子に複数の入力端子の入力信号を切り換えて出力できる
ため、複数の入力端子の入力電圧特性を簡単に測定でき
るだけでなく、入力と出力の数が異なる半導体装置の入
力電圧特性の測定を従来よりも短時間で測定でき、また
テストプログラムの作成およびデバッグも容易に行なえ
るという効果がある。
【図１】本発明の第１の実施例の半導体装置のテスト回
路を示すブロック図である。
路を示すブロック図である。
【図２】図１に示した制御回路の回路図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】本発明の第３の実施例を示すブロック図であ
る。
る。
１〜３，２４，２５ 入力端子 ４〜９，１６，１７，２６〜２９，３３，３４，３８，
３９ インバータ １０ 制御信号入力端子 １１ 制御回路 １２，１４，３０，３２，３７ マルチプレクサ １９ リセット信号入力端子 １３，３１，３６ 半導体装置出力の入力端子 １８，３５，４０ 出力端子 ２１〜２３ Ｄ・フリップフロップ １５ 切り換え信号入力端子
３９ インバータ １０ 制御信号入力端子 １１ 制御回路 １２，１４，３０，３２，３７ マルチプレクサ １９ リセット信号入力端子 １３，３１，３６ 半導体装置出力の入力端子 １８，３５，４０ 出力端子 ２１〜２３ Ｄ・フリップフロップ １５ 切り換え信号入力端子
Claims (4)
- 【請求項１】 複数の入力端子の各々に印加される信号
のなかから１つの信号を選択する第１のマルチプレクサ
と、前記第１のマルチプレクサを制御する制御回路と、
前記制御回路により選択された信号と他の信号とを切り
換え、出力端子に出力する第２のマルチプレクサとを備
えることを特徴とする半導体装置のテスト回路。 - 【請求項２】 前記入力端子、前記出力端子の総数に応
じて、前記第１のマルチプレクサが複数用意される請求
項１記載の半導体装置のテスト回路。 - 【請求項３】 複数の第１のマルチプレクサの入力数が
同じかまたは相異なる請求項１記載の半導体装置のテス
ト回路。 - 【請求項４】 第２のマルチプレクサが複数用意される
請求項１記載の半導体装置のテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061610A JPH05264647A (ja) | 1992-03-18 | 1992-03-18 | 半導体装置のテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061610A JPH05264647A (ja) | 1992-03-18 | 1992-03-18 | 半導体装置のテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05264647A true JPH05264647A (ja) | 1993-10-12 |
Family
ID=13176108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061610A Withdrawn JPH05264647A (ja) | 1992-03-18 | 1992-03-18 | 半導体装置のテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05264647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329669B1 (en) | 1998-08-18 | 2001-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device able to test changeover circuit which switches connection between terminals |
-
1992
- 1992-03-18 JP JP4061610A patent/JPH05264647A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329669B1 (en) | 1998-08-18 | 2001-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device able to test changeover circuit which switches connection between terminals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047710A (en) | System for scan testing of logic circuit networks | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| JP3229359B2 (ja) | 集積回路を試験するための回路装置 | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| JP2906073B2 (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| JPH05121666A (ja) | 半導体集積論理回路 | |
| US4263545A (en) | Method of testing pulse delay time | |
| JP3161357B2 (ja) | 半導体集積回路装置 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPS62192676A (ja) | 半導体集積回路装置 | |
| JPH06294847A (ja) | 半導体集積回路装置 | |
| JP3868623B2 (ja) | 出力バッファ回路、半導体集積回路、および出力バッファのテスト方法 | |
| JPH10115666A (ja) | テスト回路を組み込んだ集積回路、テスト回路及びテストボードを有する集積回路装置、並びに集積回路の試験方法 | |
| JPH1164452A (ja) | テスト容易化回路 | |
| JPS60169147A (ja) | 半導体集積回路 | |
| JPH02311010A (ja) | フリップフロップ回路 | |
| JPH1183922A (ja) | 減衰器テスト回路および減衰器テスト方法 | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JPH0365674A (ja) | 半導体試験方法 | |
| JPH02206774A (ja) | 半導体集積回路のテスト回路 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |