JPH02207336A - 情報処理装置の検査方法及び検査システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の検査方法及び検査システムに係
り、特に論理動作確認済の処理装置（実機）を使用して
、同形あるいは互換性のある被検査対象の処理装置の不
良摘出の効率向上を図るのに好適な実機検査方法及び検
査システムに関する。

〔従来の技術〕

従来、製造された情報処理装置等の動作確認には、一般
に被検査対象の処理装置上にてテストプログラムを実行
せしめる方法が用いられている。

この従来方法では、被検査処理装置上にてテストプログ
ラムを実行し、不良発生時点がら原因を究明するために
、多くの場合、原因と思われる現象が起こると推定され
る時刻を毎回算出し、その時刻に停止条件を設定する。

そして、再実行を行い、停止した時点で不良解析を行う
、また、原因究明が不十分な場合は、再度さかのぼって
停止条件を設定し、再実行を行う。これを繰り返して原
因をしぼり込んでいく。

なお、この種の情報処理装置の検査方法に関連する公知
文献としては、例えば特開昭５４−３７５４８号公報が
挙げられる。

〔発明が解決しようとする課題〕

上記従来技術では、被検査処理装置の原因究明と手順が
複雑であるだけでなく、原因究明担当者の経験と知識の
差で被検査処理装置の検査期間が大きく左右される問題
があった。

本発明の目的は、情報処理装置の動作確認、不良箇所摘
出等を高速かつ容易に行うこを可能とする検査方法及び
検査システムを提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため１本発明の検査方法は、被検査
処理装置と動作が既知の検査用処理装置上で同一のテス
トプログラムを走行せしめて、各処理装置の内部状態を
表わす履歴データを採取し。

該履歴データを比較することにより被検査処理装置の動
作を検査するものである。

また、本発明の検査方法を実現するシステムは、１台の
サービスプロセッサを被検査処理装置と検査用処理装置
とで共有する構成とし、サービスプロセッサに、被検査
処理装置と検査用処理装置から任意の間隔で各々の内部
状態を表わす履歴データを採取する手段と、該採取した
各々の履歴データを格納する手段と、該各々の履歴デー
タを比較し、比較結果を出力する手段を設ける。

〔作　用〕

製造された情報処理装置は、全くの新製品でない限りは
、旧形の処理装置との互換性が保持されているはずであ
り、また、量産に入った時点でも、その試作機など、完
全に論理動作の確認が済んだ処理装置Ｉ（実機）を準備
可能である。

本発明は、この論理動作確認済の処理装置を検査用処理
装置として用意し、被検査処理装置と該検査用処理装置
で同一のテストプログラムを実行させ、該両方の内部状
態を履歴データとして任意の間隔（例えば毎命令実行単
位）でサービスプロセッサなどにおいて採取し、検査用
処理装置の履歴データに対する被検査処理装置の履歴デ
ータの一致性等を比較検証する。これにより、被検査処
理装置の動作確認、不良箇所の原因究明等が高速かつ容
易に達成される。

〔実施例〕

以下１本発明の一実施例について図面により説明する。

第１図は本発明の一実施例の全体的構成図を示したもの
である。１０１は実機調整にて論理動作の確認を行う被
検査ＣＰ　Ｕである。１０２は論理動作が確認済の検査
用ＣＰＵである。１０３は論理動作の確認を行うテスト
プログラムであり、被検査ＣＰＵｌ０１と検査用ＣＰＵ
１０２で同時に使用される。１０４はＣＰＵｌ０１と１
０２で共用されるサービスプロセッサ（ｓ　ｖ　ｐ）で
あり。

被検査ＣＰＵ　１０１の履歴データＡを格納するメモリ
１０７、検査用ＣＰＵ１０２の履歴データＢを格納する
メモリ１０８．該履歴データ格納メモリ１０７と１０８
の履歴データＡ、Ｂを比較してＣＰＵｌ０Ｉ、１０２の
論理動作の一致性を検証する比較検証回路１０９、及び
、ＣＰＵｌ０Ｉ。

１０２からの履歴データの採取や比較検証回路１０９の
動作を制御する比較制御回路１１３を具備している。な
お、メモリ１０７と１０８は同一メモリを履歴データＡ
用、履歴データＢ用に使い分けてもよい、１２０はキー
ボードやデイスプレィからなるメインコンソールである
。

第１図の動作は次の通りである。今、被検査ＣＰＵｌ０
Ｉと検査用ＣＰＵ１０２は、テストプログラム１０３に
もとづいて同一の論理動作を実行しているとする。５Ｖ
Ｐ１０４の比較制御回路１１３は、例えば毎命令実行単
位に履歴データ採取タイミング信号を線１１２を通して
被検査ＣＰＵ１０１と検査用ＣＰＵ１０２へ送出する。

被検査ＣＰＵｌ０Ｉは、線１１２よりのタイミング信号
をトリガとして論理動作を一時停止し、チエツクラッチ
の信号値やＲＡＭデータ等を履歴データＡｌＯ３として
ＳｖＰ側へ送出し、それが終了すると、終了信号を線１
１０を通して比較制御回路１１３に知らせる。同様に、
検査用ＣＰＵ１０２でも、線１１２よりタイミング信号
を受は取ると論理動作を一時停止して、履歴データｆ３
１０６をＳｖＰ側へ送出し、それが終了すると、終了信
号を線１１１を通して比較制御回路１１３に知らせる。

５ｖＰ１０４では、被検査ＣＰＵｌ０Ｉからの履歴デー
タＡｌＯ３はメモリ１０７に、また、検査用ＣＰＵ１０
２からの履歴データＢ１０６はメモリ１０７にそれぞれ
格納する。比較制御回路１１３は、被検査ＣＰＵｌ０Ｉ
と検査用ＣＰＵＩＯ２の両方から線１１０，１１１を通
して終了信号を受は取ると、線１１４を通して比較検証
回路１０９に比較検証の動作開始を指示すると共に、次
の履歴データ採取のためのタイミング信号の発生の準備
を行う。比較検証回路１０９は、線１１４を通して動作
開始の指示を受は取ると、履歴データ格納メモリ１０７
，１０８の履歴データＡと履歴データＢを読出して比較
を行い、相違がなければ一致したことを、相違があれば
相違点をメインコンソール１２０上に表示する。これを
テストプログラム１０３の例えば毎命令実行単位ごとに
繰り返す、調整者は、メインコンソール１２０の表示内
容をみて被検査ＣＰＵ１０１の不良箇所の手直し等を進
める。

第２図は比較制御回路１１３の詳細図である。

タイミング発生回路２０１は、履歴データの採取及びそ
の比較を行うタイミングを任意に指定する。

履歴データ採取タイミング信号は線１１２を通して被検
査ＣＰＵｌ０１と検査用ＣＰＵ１０２に伝えられる。ま
た、履歴データの採取が発生したことを線２０２を通し
てＡＮＤ回路２０３に伝える。

ＡＮＤ回路２０３では被検査ＣＰＵｌ０Ｉおよび検査用
ＣＰＵ１０２が線１１０及び線１１１を通して共に終了
タイミング信号を伝えて来ると、線１１４を通して比較
検証回路１０９へ起動をかけると共に、線２０４を通し
て履歴データの採取が終了したことをタイミング発生回
路２０１に伝える。これを受けてタイミング発生回路２
０１は、次のタイミング発生の準備を行う。

第３図は比較検証回路１０９の詳細図である。

比較制御回路１１３より線１１４を線して起動がかへる
と、制御カウンタ３０１が動作を開始する。

制御カウンタ３０１は、履歴データの読出しや比較動作
を制御するため、順次、カウント値やタイミング信号を
出力するものである。該制御カウンタ３０１のカウント
値はメモリ１０７，１０８の読出しアドレスとなり、タ
イミング信号は比較器３１１や結果判定回路３１５の動
作指示となる。

履歴データＡ格納メモリ１０７は、制御カウンタ３０１
より線３０２を通して与えられる読出しアドレスに基づ
き、被検査ＣＰＵｌ０１から履歴データＡとして採集し
たチエツクラッチやＲＡＭデータ（チエツクデータ）を
順次読み出し、線３０６を介してチエツクバッファ３０
３に格納する。

同様に、履歴データＢ格納メモリ１０８は、ｌｌＡ３０
４を通して与えられる読出しアドレスに基づき、検査用
ＣＰＵ１０２から履歴データＢとして採集したデータ（
ベースデータ）を順次読み出し、線３０７を介してペー
スバッファ３０５に格納する。

比較器３１１は、制御カウンタ３０１より線３１０を介
して比較の指示を受けて、チエツクバッファ３０３から
線３０８を介してチエツクデータを入力し、また、ペー
スバッファ３０５からは線３０９を介してベースデータ
を入力し、該ベースデータに対するチエツクデータの一
致性を比較する。

メツセージ−覧エリア３１３には、比較結果の一致、不
一致に対応して調整者に出力すべきメツセージがＩＦＩ
えばチエツクデータ毎に予め格納されている。結果判定
回路３１５は、制御カウンタ３０１より線３１７を介し
て結果判定の指示を受けて、比較器３１１の比較結果を
線３１２を介して入力し、該比較結果を検索データとし
てメツセージ−覧エリア３１３を検索し、線３１４を介
して所望メツセージを受は取り、線３１６によりメイン
コンソール１２０に表示する。

制御カウンタ３０１は、必要とするチエツクラッチやＲ
ＡＭデータ等のチエツクデータおよび対応するベースデ
ータの全部がメモリ１０７，１０８から読み出され、比
較検証が終了するまでカウントを続け、終了すると初期
状態に戻る。そして、この動作を比較制御回路１１３よ
り線１１４を介して起動がか〜る毎に繰り返す。

以上１本発明の一実施例について説明したが、第１図に
おいて、被検査ＣＰＵｌ０Ｉと検査用ＣＰＵ１０２は、
各々が上位互換性、あるいは完全互換性を保証する電子
計算機で、被検査ＣＰＵｌ０１は新形、検査用ＣＰＵ１
０２は旧形であって、新形のＣＰＵｌ０１の論理動作を
旧形のＣＰＵＩＯ２の論理動作と一致させることによっ
て、その動作を保証することでもよく、あるいは、被検
査ＣＰＵｌ０１と検査用ＣＰＵ１０２は同形の電子計算
機で、ＣＰＵ１０２は既に論理が正常に動作することを
確認済であり、もう１台のＣＰＵｌ０１は論理動作未確
認であり、該未確認のＣＰＵｌ０１の論理動作を、該確
認済のＣＰＵＩＯ２の論理動作と一致させることによっ
て動作の確認を行うことでもよい。

また、実施例の説明では、被検査ＣＰＵＩ　Ｏ１および
検査用ＣＰＵ１０２から例えば毎命令実行単位に履歴デ
ータを採取するとしたが、履歴データの採取は毎マイク
ロ命令単位あるいは複数のスチップ単位でも良い、さら
に、比較結果は、逐次、メインコンソール１２０に表示
するとしたが、比較検証回路１０９にメモリを付加して
、比較結果を該メモリに格納し、テストプログラム１０
３の処理が全て終了後、例えば不一致のもの−みをまと
めてメインコンソール１２０に表示するようにしても良
い。

〔発明の効果〕

以上説明したように、本発明によれば、同一のテストプ
ログラムを被検査処理装置と検査用処理装置の両方で実
行し、各々の履歴データをサービスプロセッサ等によっ
て比較検証することにより、高速かつ容易に被検査処理
装置の論理動作の不良の原因究明等が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成図。 第２図は第１図中の比較制御回路の詳細図、第３図は第
１図中の比較検証回路の詳細図である。 １０１・・・被検証ＣＰＵ、 １０２・・・検査用システム。 １０３・・・テストプログラム、 １０４・・・サービスプロセッサ、 １０ｉ５，１０６・・・履歴データ、 １０７．１０８・・・履歴データ格納メモ「ハ１０９・
・・比較検証回路、 １１３・・・比較制御回路、 １２０・・・メインコンソール。

Claims (2)

【特許請求の範囲】
1. （１）被検査処理装置と動作が既知の検査用処理装置上
   で同一のテストプログラムを走行せしめて、各処理装置
   の内部状態を表わす履歴データを採取し、該履歴データ
   を比較することにより被検査処理装置の動作を検査する
   ことを特徴とする情報処理装置の検査方法。
2. （２）１台のサービスプロセッサを、被検査処理装置と
   検査用処理装置とで共有する検査システムであって、 サービスプロセッサは、同一のテストプログラムを実行
   する被検査処理装置と検査用処理装置から任意の間隔で
   各々の内部状態を表わす履歴データを採取する手段と、
   該採取した各々の履歴データを格納する手段と、該各々
   の履歴データを比較し、比較結果を出力する手段を有す
   ることを特徴とする情報処理装置の検査システム。