JPH02207348A - ヒストリメモリ制御方式 - Google Patents

ヒストリメモリ制御方式

Info

Publication number
JPH02207348A
JPH02207348A JP1028348A JP2834889A JPH02207348A JP H02207348 A JPH02207348 A JP H02207348A JP 1028348 A JP1028348 A JP 1028348A JP 2834889 A JP2834889 A JP 2834889A JP H02207348 A JPH02207348 A JP H02207348A
Authority
JP
Japan
Prior art keywords
hardware
history memory
counter
history
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1028348A
Other languages
English (en)
Inventor
Gakuo Asakawa
浅川 岳夫
Toshiaki Kitamura
俊明 北村
Shigeru Nagasawa
茂 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1028348A priority Critical patent/JPH02207348A/ja
Publication of JPH02207348A publication Critical patent/JPH02207348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 計算機システムのハードウェアの内部情報の履歴を保持
するヒストリメモリの制御方式に関し、ハードウェアが
ハングアップした時の障害解析に、適切なタイミングで
ヒストリメモリをフリーズすることを目的とし、 ハードウェアの内部情報の履歴を保持するヒストリメモ
リと、任意の値を設定するカウンタと、上記ハードウェ
アの特定の事象■を選択的に指定して、該カウンタを起
動する手段とを設け、上記指定手段によって選択したハ
ードウェア事象■により、上記カウンタを起動し、該カ
ウンタの出力信号■によって、上記ヒストリメモリをフ
リーズするように構成する。
〔産業上の利用分野〕
本発明は、計算機システムのハードウェアの内部情報の
履歴を保持するヒストリメモリの制御方式に関する。
最近の計算機システムによるデータ処理の多様化に伴い
、該計算機システムのハードウェア構成が複雑化してお
り、障害が発生して、ハードウェアがハングアップした
時の障害解析が困難になる動向にある。
従来から、計算機システムの障害解析手段の一つとして
、複数個のラッチ、ゲート等の計算機システムの内部情
報を、常に、クロック速度でヒストリメモリに記憶して
いて、障害が発生した時点で該ヒストリメモリの記憶機
構をフリーズすることで、該障害発生時の該ハードウェ
アの内部情報を得て、該ヒストリメモリの内容を解析す
る方法が知られているが、ハードウェアがハングアップ
した時には、タイムアウトエラーとして検出される為、
該ハングアップの直接の原因が発生した時点より、遥か
に、長時間経過した後の内部情報しか残っておらず、該
ヒストリメモリの情報を基に、ハングアップの原因を解
析することは困難であることから、適切なタイミングで
該ヒストリメモリをフリーズすることができるヒストリ
メモリ制御方式が要求されるようになってきた。
〔従来の技術と発明が解決しようとする課題〕第2図は
従来のヒストリメモリ制御方式を説明する図であり、(
a)は構成例を示し、(b)は動作タイムチャートを示
している。
(a)図に示し、た構成例から明らかな如く、通常、ヒ
ストリメモリ 2は、クロック速度でアドレスレジスタ
(AR) 21がカウントアツプされていて、当該計算
機システムのハードウェアの内部情報(特定のラッチ、
ゲート等から構成されている)lを、該クロック速度で
繰り返し記憶している。
この状態で、ハードウェアエラー等が発生すると、マル
チプレクサ(MPX) 22を介して、該アドレスレジ
スタ(AR) 21に対するカウントアツプ動作を抑止
しするように機能することで、そのときのハードウェア
の内部情報1を、例えば、256サイクル分、該ヒスト
リメモリ2に保持することができる。
然しなから、ハードウェアがハングアップした時には、
ハードウェアの動作そのものが停止してしまうので、(
b)図のタイムチャートに示した如く、該ハードウェア
エラーの検出はタイムアウトエラーによるしかなく、こ
の時点で、該ヒストリメモリ2をフリーズしても、前述
のように、該ハングアップを起こした直接の原因となる
内部情報は残っていないことが多く、該ハングアップの
要因を突き止めるこは極めて困難な作業となるという問
題があった。
又、本願出願人が先願している特願昭62−11175
1号「ヒストリメモリ機構のテスト方式」では、該ヒス
トリメモリ2に対して、システムクロックパルスの供給
を開始する供給源に、本図にも示しであるような、カウ
ントダウンカウンタ(カウンタ)3を付加し、該カウン
タ3を外部からの信号で起動して、該カウンタ3にセッ
トされた数だけパルスを出力させると、自動的にシステ
ムクロックパルスの供給を停止させる技術が開示されて
いる。
この技術を用いることで、任意のタイミングで該ヒスト
リメモリ2をフリーズさせることが可能になるが、該タ
イミングの指定が外部、例えば、操作員の手操作である
為、オペレーティングシステム(O3)の動作環境下で
のテストプログラムの実行時等において、障害解析に適
したタイミングで該カウンタ3を起動し、該ヒストリメ
モリ2をフリーズさせ、ハードウェアのハングアップ要
因の解析に有効な内部情報1を得ることは容易ではない
本発明は上記従来の欠点に鑑み、計算機システムのハー
ドウェアの内部情報の履歴を保持するのに、例えば、ハ
ードウェアがハングアップした時の要因解析に、適切な
タイミングでヒストリメモリのフリーズすることができ
るヒストリメモリ制御方式を提供することを目的とする
ものである。
〔課題を解決するための手段〕
上記の問題点は下記の如くに構成されたヒストリメモリ
制御方式によって解決される。
ハードウェアの内部情報の履歴を保持するヒストリメモ
リと。
任意の値を設定するカウンタと、 上記ハードウェアの特定の事象■を選択的に指定して、
該カウンタを起動する手段とを設け、上記指定手段によ
って選択したハードウェア事象■により、上記カウンタ
を起動し、該カウンタの出力信号■によって、上記ヒス
トリメモリをフリーズするように構成する。
[作用] 即ち、本発明によれば、計算機システムのハードウェア
の内部情報の履歴を保持するヒストリメモリを備えた計
算機システムにおいて、例えば、ハードウェアがハング
アップした時の要因解析に適切なタイミングで、該ヒス
トリメモリをフリーズさせる際に、カウンタに任意の値
を、例えば、サービスプロセッサ(SVP)から設定し
ておき、該計算機システムのハードウェアの特定の事象
■、例えば、プログラム割込み、外部割込みの検出。
任意命令の取り出し機構(走行しているプログラム中の
任意の命令が命令レジスタに設定されたことを比較器で
検出する機構)の一致出力、マイクロ命令等の特定のフ
ィールドに設けられているヒストリフリーズピット出力
等を契機として、該カウンタを起動し、該カウンタに設
定された数のクロックを該ヒストリメモリに供給後に、
該ヒストリメモリをフリーズさせるようにしたものであ
るので、該ハードウェア内部の特定の事象■を選択する
だけで、該事象■の発生時から、指定したクロックを供
給した後(指定したクロックサイクルだけ稼働された後
)に、該ヒストリメモリを停止させることができ、例え
ば、ハードウェアのハングアップの要因解析に必要なハ
ードウェアの内部情報を的確に得ることができる効果が
ある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、(a)は
構成例を示し、(b)は動作タイムチャートを示してお
り、ハードウェアの特定の事象■を選択して、カウンタ
3を、例えば、カウントダウンし、該カウントダウンを
検出した信号(アンダーフロー信号)■で、ヒストリメ
モリ2をフリーズする手段4,3.5が本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。
以下、第1図によって本発明のヒストリメモリ制御方式
を説明する。
本発明を実施しても、ヒストリメモリ3の基本的な動作
は、特に、変わることはないので省略し、ここでは、ハ
ードウェア内部の特定の事象■を選択して、該事象■の
発生してから任意クロック数後にヒストリメモリをフリ
ーズする動作を中心にして説明する。
先ず、カウンタ3に、図示されていない、サービスプロ
セッサ(SVP)等から、予め、特定のハードウェア事
象■の発生後、ヒストリメモリ2をフリーズさせる迄の
クロック数を設定しておく。
次に、ハードウェアのハングアップの要因の解析に有意
と判断される、上記特定のハードウェア事象■を、選択
レジスタ4に設定した後、オペレーティングシステム(
O3)の環境下で、例えば、テストプログラムを走行さ
せる。
該テストプログラムが走行して、例えば、ハングアップ
が発生する直前等において、該特定の事象■が発生し、
該選択レジスタ4に設定されたデータのデコード出力に
基づいて、該事象■が検出されると、該カウンタ3が自
動的に起動され、予め、設定された数のクロックを計数
後、例えば、アンダフロー信号■を出力することで、ヒ
ストリメモリフリーズラッチ(FF) 5がセットされ
、ヒストリノモリ■アドレスレジスタ(AR) 21の
カウントアツプ動作が抑止されて、該ヒストリメモリ→
はフリーズする。
従って、該カウンタ3に設定するクロック数を任意にす
ることにより、特定のハードウェア事象■の発生から任
意のクロック数が経過した時点でヒストリメモリをフリ
ーズすることができ、例えば、ハングアップの要因の解
析に必要なヒストリデータを容易に得ることができる。
(第1図(b)参照) 尚、上記実施例においては、カウンタ3をカウントダウ
ンし、アップフロー信号[相]でヒストリメモリ2をフ
リーズさせる例で説明したが、該カウンタ3をカウント
アツプし、例えば、オーバフロー信号でヒストリメモリ
をフリーズさせるようにしてもよいことはいう迄もない
ことである。
このように、本発明は、例えば、ハードウェアのハング
アップの直接、又は、間接的な原因であろうと思われる
ハードウェア事象■を推定し、その事象■を特定する選
択データと、該事象の発生時点からヒストリメモリをフ
リーズしたいタイミング塩のクロック数を、サービスプ
ロセッサ(SVP)等から、予め、設定してお(たけて
、該特定のハードウェア事象■の発生から、任意のタイ
ミングでヒストリメモリのフリーズを行うようにした所
に特徴がある。
を制御するのに、該ハードウェアの内部情報の履歴を保
持するヒストリメモリと、任意の値を設定するカウンタ
と、上記ハードウェアの特定の事象■を選択的に指定し
て、該カウンタを起動する手段とを設け、上記指定手段
によって選択したハードウェア事象■の発生により、上
記カウンタを起動し、該カウンタの出力信号■によって
、上記ヒストリメモリをフリーズするようにしたもので
あるので、該ハードウェア内部の特定の事象■を選択す
るだけで、該事象■の発生時から、指定したクロックを
該ヒストリメモリ機構に供給した後に、該ヒストリメモ
リを停止させることができ、例えば、ハードウェアのハ
ングアップの要因解析に必要なハードウェアの内部情報
を的確に得ることができる効果がある。
〔発明の効果〕 以上、詳細に説明したように、本発明のヒストリメモリ
制御方式は、計算機システムのハードウェアの内部情報
の履歴を保持するヒストリ、メモリ
【図面の簡単な説明】
第1図は本発明の一実施例を示した図。 第2図は従来のヒストリメモリ制御方式を説明する図。 である。 図面において、 1はハードウェアの内部情報。 2はヒストリメモリ。 21はアドレスレジスタ(AR) 。 22はマルチプレクサ(MPX) 。 3はカウンタ、     4は選択レジスタ。 5はヒストリフリーズラッチ(FP) 。 ■ハカウンタの出力信号、又は、アンダーフロー信号。 ■はハードウェア事象。 をそれぞれ示す。 第 1 図 (その1) 第 図 (その2) (a) 従来のヒストリメモリ制御方式を説明する図第 2 図
 (その1)

Claims (1)

  1. 【特許請求の範囲】 ハードウェアの内部情報(1)の履歴を保持するヒスト
    リメモリ(2)と、 任意の値を設定するカウンタ(3)と、 上記ハードウェアの特定の事象([2])を選択的に指
    定して、該カウンタ(3)を起動する手段(4)とを設
    け、 上記指定手段(4)によって選択したハードウェア事象
    ([2])により、上記カウンタ(3)を起動し、該カ
    ウンタ(3)の出力信号([1])によって、上記ヒス
    トリメモリ(2)をフリーズすることを特徴とするヒス
    トリメモリ制御方式。
JP1028348A 1989-02-07 1989-02-07 ヒストリメモリ制御方式 Pending JPH02207348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1028348A JPH02207348A (ja) 1989-02-07 1989-02-07 ヒストリメモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1028348A JPH02207348A (ja) 1989-02-07 1989-02-07 ヒストリメモリ制御方式

Publications (1)

Publication Number Publication Date
JPH02207348A true JPH02207348A (ja) 1990-08-17

Family

ID=12246097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1028348A Pending JPH02207348A (ja) 1989-02-07 1989-02-07 ヒストリメモリ制御方式

Country Status (1)

Country Link
JP (1) JPH02207348A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112250A (ja) * 1984-11-07 1986-05-30 Hitachi Micro Comput Eng Ltd デ−タ処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112250A (ja) * 1984-11-07 1986-05-30 Hitachi Micro Comput Eng Ltd デ−タ処理システム

Similar Documents

Publication Publication Date Title
US4566111A (en) Watchdog timer
US20090217010A1 (en) Data processor device having trace capabilities and method
KR20180133794A (ko) 프로그래머블 명령 버퍼링
US6877113B2 (en) Break determining circuit for a debugging support unit in a semiconductor integrated circuit
JP3708521B2 (ja) パイプライン方式のプロセッサのための監視点エンジン
JP2001318807A (ja) タスク切り替え制御方法及び装置
US4559596A (en) History memory control system
JPH02207348A (ja) ヒストリメモリ制御方式
US6367002B1 (en) Apparatus and method for fetching instructions for a program-controlled unit
US5404499A (en) Semi-automatic program execution error detection
JP2737645B2 (ja) プログラム・デバッグ装置
JPS6232510A (ja) シ−ケンサの異常診断装置
CN120429122B (zh) 线程调试方法、装置、控制系统以及电子设备
JPS58181160A (ja) 緊急動作制御方式
JP3002341B2 (ja) ロジックアナライザ
JPS60124746A (ja) デ−タ処理装置
JP2006099654A (ja) 半導体回路装置
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JPS60252960A (ja) プログラム解析制御方式
JP2001084142A (ja) マイクロプロセッサ
JPH09319592A (ja) マイクロコンピュータ
JP2775830B2 (ja) 命令頻度測定方式
JPH0540621A (ja) マイクロプロセツサ
SU877549A1 (ru) Система дл обработки информации с контролем
JPH0357970A (ja) パルス入力装置