JPH0220863Y2 - - Google Patents
Info
- Publication number
- JPH0220863Y2 JPH0220863Y2 JP16501083U JP16501083U JPH0220863Y2 JP H0220863 Y2 JPH0220863 Y2 JP H0220863Y2 JP 16501083 U JP16501083 U JP 16501083U JP 16501083 U JP16501083 U JP 16501083U JP H0220863 Y2 JPH0220863 Y2 JP H0220863Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dielectric film
- transistor
- wiring
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】
考案の技術分野
本考案は、ハイブリツド集積回路基板に搭載さ
れる電磁波妨害対策用コンデンサに関する。
れる電磁波妨害対策用コンデンサに関する。
従来技術と問題点
トランジスタは雑音電圧が混入するとオンして
しまうことがある。即ち第１図は自動車搭機器の
ランプ駆動回路の一例を示し、Ｑ１はランプをオ
ンオフするトランジスタ、Ｒ１，Ｒ２はそのベー
ス回路に挿入された抵抗、Ｄ１，Ｄ２はダイオー
ドであり、入力端子Ｔ１及び又はＴ２に正電圧が
加わるとトランジスタＱ１はオンになつてそのコ
レクタに接続された図示しないランプをオンに
し、端子Ｔ１，Ｔ２の入力電圧がなくなるとＱ１
はオフとなり、ランプは消灯するが、それ以外に
端子Ｔ１及び又はＴ２に電磁波性の雑音電圧が加
わるとダイオードＤ１及び又はＤ２によつて該雑
音電圧が整流され、この結果トランジスタＱ１の
ベースが正電位にバイアスされ、ベース電流が流
れて該トランジスタＱ１がオンすることがある。
しまうことがある。即ち第１図は自動車搭機器の
ランプ駆動回路の一例を示し、Ｑ１はランプをオ
ンオフするトランジスタ、Ｒ１，Ｒ２はそのベー
ス回路に挿入された抵抗、Ｄ１，Ｄ２はダイオー
ドであり、入力端子Ｔ１及び又はＴ２に正電圧が
加わるとトランジスタＱ１はオンになつてそのコ
レクタに接続された図示しないランプをオンに
し、端子Ｔ１，Ｔ２の入力電圧がなくなるとＱ１
はオフとなり、ランプは消灯するが、それ以外に
端子Ｔ１及び又はＴ２に電磁波性の雑音電圧が加
わるとダイオードＤ１及び又はＤ２によつて該雑
音電圧が整流され、この結果トランジスタＱ１の
ベースが正電位にバイアスされ、ベース電流が流
れて該トランジスタＱ１がオンすることがある。
かゝる誤動作に対する対策（EMi対策という）
としては、コンデンサＣ１，Ｃ２をダイオードＤ
１，Ｄ２に並列に接続するのが有効である。即
ち、コンデンサＣ１，Ｃ２があると、ダイオード
Ｄ１，Ｄ２は交流的に短絡されたことになり、ト
ランジスタＱ１のベースの直流電位は０、従つて
該Ｑ１がオンすることはなくなる。
としては、コンデンサＣ１，Ｃ２をダイオードＤ
１，Ｄ２に並列に接続するのが有効である。即
ち、コンデンサＣ１，Ｃ２があると、ダイオード
Ｄ１，Ｄ２は交流的に短絡されたことになり、ト
ランジスタＱ１のベースの直流電位は０、従つて
該Ｑ１がオンすることはなくなる。
EMi対策用コンデンサはトランジスタのベー
ス、エミツタにも並設されることがある。第２図
はその例で、Ｑ３は出力トランジスタ、Ｑ２はそ
のドライバトランジスタ、Ｒ３〜Ｒ６は抵抗、Ｃ
３がトランジスタのベース、エミツタに並列に接
続されるEMi対策用コンデンサである。コンデン
サＣ３がないと、入力端子Ｔ３に入力する電磁波
性雑音電圧がトランジスタＱ２のベース、エミツ
タ接合つまりダイオードで整流され、この結果Ｑ
２はオン、従つてＱ３もオンとなつてしまう。コ
ンデンサＣ３があると、トランジスタＱ２のベー
ス、エミツタ接合は交流的に短絡され、整流作用
は実質上なくなる。
ス、エミツタにも並設されることがある。第２図
はその例で、Ｑ３は出力トランジスタ、Ｑ２はそ
のドライバトランジスタ、Ｒ３〜Ｒ６は抵抗、Ｃ
３がトランジスタのベース、エミツタに並列に接
続されるEMi対策用コンデンサである。コンデン
サＣ３がないと、入力端子Ｔ３に入力する電磁波
性雑音電圧がトランジスタＱ２のベース、エミツ
タ接合つまりダイオードで整流され、この結果Ｑ
２はオン、従つてＱ３もオンとなつてしまう。コ
ンデンサＣ３があると、トランジスタＱ２のベー
ス、エミツタ接合は交流的に短絡され、整流作用
は実質上なくなる。
集積回路では多数のトランジスタ、ダイオード
を使用しており、つれてEMi対策用コンデンサも
多数必要である。かゝるコンデンサを個別部品で
取付けるようにすると部品点数が多くなる、実装
スペースが大になつて小型化が図れなくなる、取
付け作業が煩雑でコストアツプを招くなどの難点
がある。特にハイブリツドICでは基板にはセラ
ミツクを用い、それに各種集積回路及び個別部品
を取付けてなるが、寸法はそれ程大きくないのが
普通であるから、多数のコンデンサを個別部品で
取付けるのは問題である。
を使用しており、つれてEMi対策用コンデンサも
多数必要である。かゝるコンデンサを個別部品で
取付けるようにすると部品点数が多くなる、実装
スペースが大になつて小型化が図れなくなる、取
付け作業が煩雑でコストアツプを招くなどの難点
がある。特にハイブリツドICでは基板にはセラ
ミツクを用い、それに各種集積回路及び個別部品
を取付けてなるが、寸法はそれ程大きくないのが
普通であるから、多数のコンデンサを個別部品で
取付けるのは問題である。
考案の目的
本考案は極めて簡単な手段でEMi対策用コンデ
ンサを形成し、個別部品取付けに伴なう上記問題
を改善しようとするものである。
ンサを形成し、個別部品取付けに伴なう上記問題
を改善しようとするものである。
考案の構成
本考案はハイブリツド集積回路のダイオード部
に並列に接続される電磁波妨害対策用のコンデン
サにおいて、該ハイブリツド集積回路の基板上の
配線パターンの、該ダイオード部の一端が接続さ
れる配線パターンに誘電体膜を被着し、該ダイオ
ード部の他端が接続される配線パターンを該誘電
体膜上に延在させ、該誘電体膜を介して対向する
両配線パターンのクロスオーバー部で静電容量を
形成させてなることを特徴とするが、次に実施例
を参照しながらこれを説明する。
に並列に接続される電磁波妨害対策用のコンデン
サにおいて、該ハイブリツド集積回路の基板上の
配線パターンの、該ダイオード部の一端が接続さ
れる配線パターンに誘電体膜を被着し、該ダイオ
ード部の他端が接続される配線パターンを該誘電
体膜上に延在させ、該誘電体膜を介して対向する
両配線パターンのクロスオーバー部で静電容量を
形成させてなることを特徴とするが、次に実施例
を参照しながらこれを説明する。
考案の実施例
第３図は本考案の実施例を示し、１０，１２，
１４はハイブリツドIC基板SUB上の配線パター
ン、１６はこれらの配線パターンに取付けたチツ
プダイオードである。コンデンサを形成するため
配線パターン１０，１４上に誘電体膜１８が被着
され、その上に配線パターン１２の拡大部１２
ａ，１２ｂが形成される。ハイブリツドICのセ
ラミツク基板上配線は例えばスクリーンで導電ペ
ーストを印刷し、加熱焼結して形成されるから図
示のようなパターンはまず配線パターン１０，１
４を印刷し、その上に誘電体膜１８を印刷し、そ
の後配線パターン１２を印刷して形成できる。
１４はハイブリツドIC基板SUB上の配線パター
ン、１６はこれらの配線パターンに取付けたチツ
プダイオードである。コンデンサを形成するため
配線パターン１０，１４上に誘電体膜１８が被着
され、その上に配線パターン１２の拡大部１２
ａ，１２ｂが形成される。ハイブリツドICのセ
ラミツク基板上配線は例えばスクリーンで導電ペ
ーストを印刷し、加熱焼結して形成されるから図
示のようなパターンはまず配線パターン１０，１
４を印刷し、その上に誘電体膜１８を印刷し、そ
の後配線パターン１２を印刷して形成できる。
導体パターン１０と１２ａ及び１４と１２ｂは
誘電体膜１８を介して対向しているからこれらの
クロスオーバー部はコンデンサを形成し、そして
チツプダイオード１６は端子１６ａと１６ｂ、１
６ａと１６ｃに接続される２個のダイオードを有
するから、結局第３図ａの装置は同図ｂの等価回
路で表わされる。これは第１図のトランジスタＱ
１のベース入力回路に挿入されるダイオードＤ
１，Ｄ２、コンデンサＣ１，Ｃ２の回路に他なら
ない。こうして本装置によれば個別部品で作られ
るコンデンサＣ１，Ｃ２を用いて接続作業をする
必要なく、ダイオードＤ１，Ｄ２にEMi対策を施
すことができる。
誘電体膜１８を介して対向しているからこれらの
クロスオーバー部はコンデンサを形成し、そして
チツプダイオード１６は端子１６ａと１６ｂ、１
６ａと１６ｃに接続される２個のダイオードを有
するから、結局第３図ａの装置は同図ｂの等価回
路で表わされる。これは第１図のトランジスタＱ
１のベース入力回路に挿入されるダイオードＤ
１，Ｄ２、コンデンサＣ１，Ｃ２の回路に他なら
ない。こうして本装置によれば個別部品で作られ
るコンデンサＣ１，Ｃ２を用いて接続作業をする
必要なく、ダイオードＤ１，Ｄ２にEMi対策を施
すことができる。
誘電体膜１８がガラスセラミツクの場合、誘電
率εsは９〜15である。従つてパターン１０と１２
ａまたは１４と１２ｂの対向する面積をＳ、間隔
従つて誘電体膜の厚さｄを0.04mmとすると、コン
デンサＣ１，Ｃ２の容量Ｃ〔PF〕はＣ＝εs・εo・
Ｓ／ｄ＝（1.86〜15）×Ｓmm2となる（εo＝8.854×
10-12〔Ｆ／ｍ〕）。この式を用いて必要な容量値が
得られるように対向面積Ｓmm2を定めればよい。
EMi用コンデンサの容量値は20pF以下程度の小
容量であり、配線パターンの幅は数mmであるから
単に両配線パターンをクロスオーバーさせる、或
いはクロスオーバー部では幅又は長さを若干拡大
する、程度でよい。
率εsは９〜15である。従つてパターン１０と１２
ａまたは１４と１２ｂの対向する面積をＳ、間隔
従つて誘電体膜の厚さｄを0.04mmとすると、コン
デンサＣ１，Ｃ２の容量Ｃ〔PF〕はＣ＝εs・εo・
Ｓ／ｄ＝（1.86〜15）×Ｓmm2となる（εo＝8.854×
10-12〔Ｆ／ｍ〕）。この式を用いて必要な容量値が
得られるように対向面積Ｓmm2を定めればよい。
EMi用コンデンサの容量値は20pF以下程度の小
容量であり、配線パターンの幅は数mmであるから
単に両配線パターンをクロスオーバーさせる、或
いはクロスオーバー部では幅又は長さを若干拡大
する、程度でよい。
考案の効果
以上説明したことから明らかなように本考案で
はEMi用コンデンサの実装スペースを必要としな
いからハイブリツドICの小型化が可能となる、
チツプコンデンサなどの個別部品を取付ける作業
がなくなり、製造に要する時間、コストの低減が
可能になる等の効果が得られる。
はEMi用コンデンサの実装スペースを必要としな
いからハイブリツドICの小型化が可能となる、
チツプコンデンサなどの個別部品を取付ける作業
がなくなり、製造に要する時間、コストの低減が
可能になる等の効果が得られる。
第１図及び第２図はEMi対策用コンデンサを説
明する回路図、第３図は本考案の実施例を示す図
でａは平面図、ｂは等価回路図である。 図面でＣ１〜Ｃ３はEMi対策用コンデンサ、
SUBはハイブリツドICの基板、１０，１２，１
４は配線パターン、Ｄ１，Ｄ２はダイオード、１
６はその個別部品、１８は誘電体膜、１２ａ，１
２ｂは配線パターン１２の配線パターン１０，１
４上への延在部である。
明する回路図、第３図は本考案の実施例を示す図
でａは平面図、ｂは等価回路図である。 図面でＣ１〜Ｃ３はEMi対策用コンデンサ、
SUBはハイブリツドICの基板、１０，１２，１
４は配線パターン、Ｄ１，Ｄ２はダイオード、１
６はその個別部品、１８は誘電体膜、１２ａ，１
２ｂは配線パターン１２の配線パターン１０，１
４上への延在部である。
Claims (1)
- 【実用新案登録請求の範囲】 ハイブリツド集積回路のダイオード部に並列に
接続される電磁波妨害対策用のコンデンサにおい
て、 該ハイブリツド集積回路の基板上の配線パター
ンの、該ダイオード部の一端が接続される配線パ
ターンに誘電体膜を被着し、該ダイオード部の他
端が接続される配線パターンを該誘電体膜上に延
在させ、該誘電体膜を介して対向する両配線パタ
ーンのクロスオーバー部で静電容量を形成させて
なることを特徴とするハイブリツド集積回路用コ
ンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16501083U JPS6073224U (ja) | 1983-10-25 | 1983-10-25 | ハイブリツド集積回路用コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16501083U JPS6073224U (ja) | 1983-10-25 | 1983-10-25 | ハイブリツド集積回路用コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073224U JPS6073224U (ja) | 1985-05-23 |
| JPH0220863Y2 true JPH0220863Y2 (ja) | 1990-06-06 |
Family
ID=30361612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16501083U Granted JPS6073224U (ja) | 1983-10-25 | 1983-10-25 | ハイブリツド集積回路用コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073224U (ja) |
-
1983
- 1983-10-25 JP JP16501083U patent/JPS6073224U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6073224U (ja) | 1985-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777277A (en) | Printed circuit board | |
| JPH02187093A (ja) | 印刷配線板 | |
| JPH10321398A (ja) | 携帯電子機器 | |
| TW434747B (en) | Semiconductor device | |
| JPH0220863Y2 (ja) | ||
| JPH02298006A (ja) | ディジタルｉｃを有する回路を最適にデカップリングするための回路基板 | |
| JPH0514015A (ja) | 高周波ｓｍｄモジユール | |
| JP3619129B2 (ja) | 電子装置 | |
| JPH0636640Y2 (ja) | ノイズ対策用回路基板 | |
| JP2819775B2 (ja) | 混成集積回路装置 | |
| JP2545107B2 (ja) | 回路基板 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH0731559Y2 (ja) | ノイズ対策部品の取付け構造 | |
| JPH0582936A (ja) | リードレス部品搭載基板の電気回路 | |
| JPH079439Y2 (ja) | 電子回路用基板のシールド構造 | |
| JPH0625026Y2 (ja) | 両面基板 | |
| JPH071831Y2 (ja) | シールド構造 | |
| JPH0230843Y2 (ja) | ||
| JPS61199051U (ja) | ||
| JP2579546Y2 (ja) | 金属製配線基板 | |
| JPH0530330Y2 (ja) | ||
| JPH01112076U (ja) | ||
| JPH08203712A (ja) | 信号終端用デバイス | |
| JPH0523566U (ja) | 電子機器の印刷配線基板 | |
| JPH0613147U (ja) | 集積回路構造 |