JPH0221017B2 - - Google Patents

Info

Publication number
JPH0221017B2
JPH0221017B2 JP60144285A JP14428585A JPH0221017B2 JP H0221017 B2 JPH0221017 B2 JP H0221017B2 JP 60144285 A JP60144285 A JP 60144285A JP 14428585 A JP14428585 A JP 14428585A JP H0221017 B2 JPH0221017 B2 JP H0221017B2
Authority
JP
Japan
Prior art keywords
processing
unit
information
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60144285A
Other languages
English (en)
Other versions
JPS625465A (ja
Inventor
Akira Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP60144285A priority Critical patent/JPS625465A/ja
Priority to US06/880,722 priority patent/US4918596A/en
Publication of JPS625465A publication Critical patent/JPS625465A/ja
Publication of JPH0221017B2 publication Critical patent/JPH0221017B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、与えられた被処理情報(入力デー
タ)を使用者の意図に従つて処理する情報処理ユ
ニツトと、このユニツトを組合わせて階層構造し
たマルチ情報処理ユニツトシステムに関する。
〔従来技術〕
近年、電子計算器等による情報処理技術の進歩
はめざましく、単一のシステムて扱う情報の量は
増々多くなり、また種類も増々多様化している。
そのため、処理内容や処理対象に応じてシステム
の機能を拡張、変更等する必要性が高くなつてき
ている。
以下、添付図面の第9図乃至第11図を参照し
て従来技術を説明する。
第9図は一般の情報処理ユニツトの概念図であ
る。このユニツト1は使用者の意図に応じて、手
順Aに従い処理Aを実行する。処理Aの処理内容
は入力データa1,a2に所定の演算を施し、出力デ
ータa3を発生させるものである。
ところが今、入力データ量が増加し、ユニツト
1が所定の時間内に処理できなくなつたとする。
この場合には、何らかの方法で処理能力の増大を
図らなければならない。
能力増大の第1の方法は、装置の更新、変更等
を行うことであり、第10図にその概念図を示
す。すなわち、ユニツト2の如く手順A+Bに従
つて処理A+Bを実行できるようにすれば、入力
データa1,a2,b1,b2に所定の演算を施して出力
データa3+b3を得ることができる。しかしこれで
は、処理内容に応じて別個の装置(ユニツト)を
用意しなければならず、システムの柔軟性に乏し
い。
能力増大の第2の方法は、複数のユニツトを組
合せて1個の並列処理システムを構成することで
あり、第11図にその概念図を示す、すなわち、
手順Aに従つて処理Aを実行するユニツト1と、
手順Bに従つて処理Bを実行するユニツト3とを
組合せ、ひとまとまりのマルチユニツトシステム
とする。このようにすれば、ユニツト自体の構成
に変更を加えることなく能力増大を図ることがで
きる。しかしながらこの方法では、使用者の意図
をユニツトごとに分配する機能をもつた装置α
と、ユニツトごとの処理結果を総合する装置βが
別途必要になる。このためシステムの拡張が容易
でなく、システムが大規模になると複雑性が著し
く増大する。
〔発明の目的〕
本発明は上記の従来技術の欠点を克服するため
になされたもので、システムの拡張が容易で、か
つ簡単な構成で大規模なシステムを形成できる情
報処理ユニツトを提供することを目的とする。ま
た本発明は、多様な機能を同時並行的に実行で
き、かつ機能の総合および分割が容易なマルチ情
報処理ユニツトシステムを提供することを目的と
する。
〔発明の概要〕
上記の目的を達成するため本発明は、使用者の
意図(外部規定情報)および処理すべき入力デー
タ(被処理情報)を入力する手段(外部入力手
段)と、処理結果を外部装置(例えばCRT)に
出力する手段(外部出力手段)と、上位ユニツト
との間で情報(処理規定入力情報、処理過程出力
情報)の授受を行う手段(上位入力手段、上位出
力手段)と、下位ユニツトとの間で情報(処理規
定出力情報、処理過程入力情報)の授受を行う手
段(下位出力手段、下位入力手段)と、手順につ
いての情報(外部規定情報、処理規定情報)を自
ユニツト分と下位ユニツト分に配分(負荷の自動
配分)する手段(処理規定部)と、自ユニツトの
固有処理を実行する手段(処理実行部)とを備え
る情報処理ユニツトを提供するものである。
また本発明は、上記の情報処理ユニツトを複数
個組み合せ、階層構成としたマルチ情報処理ユニ
ツトシステムを提供するものである。
〔発明の実施例〕
実施例の具体的な説明に先立ち、本発明の基本
概念を第12図および第13図により説明する。
本発明は同一構成のユニツトを複数個組合せ、
単一のユニツトシステムを構成できるようにする
ものである。その際、ユニツト間の接続はコネク
タ、ケーブル等のみで行えるようにし、そのため
に各ユニツトに負荷の自動配分機能を持たせるも
のである。
例えば第12図に示すように、同一構成のユニ
ツトA,B,Cを直列に接続し、各ユニツトA,
B,Cには被処理情報Ia,Ib,Icを入力できるよ
うにする。そして、ユニツトAは使用者の意図を
自ユニツト分と下位ユニツト(ユニツトB,C)
分に分配する機能を有し、ユニツトBはユニツト
Aから与えられた使用者の意図を自ユニツト分と
下位のユニツトC分に再分配する機能を有するよ
うにする。一方、ユニツトBは下位のユニツトC
の処理結果と自ユニツトの処理結果を総合する機
能を有し、ユニツトAは下位のユニツトBからの
処理結果情報と自ユニツトの処理結果を総合する
機能を有するようにする。このようにすれば、ユ
ニツトAは全体としての出力Oa+Ob+Ocを与え
ることができる。
また、例えば第13図に示すように、ユニツト
Aの下にユニツトB,Cを並列に接続する。そし
て、ユニツトAは使用者からの意図を自ユニツト
分とユニツトB分とユニツトC分とに分配する機
能を有し、かつ結果を総合する機能を有するよう
にする。このようにすれば、ユニツトAは全体と
しての出力Oa+Ob+Ocを出力することができる。
従つて上記の様にすれば、システムの拡張を容
易に最良の形態で実現できることになる。
以下、添付図面の第1図乃至第8図を参照し
て、本発明のいくつかの実施例を具体的に説明す
る。
情報処理ユニツトの構成 第1図は一実施例の構成図である。図示の如
く、情報処理ユニツト4は処理規定部5と、これ
に接続された処理実行部6とを有している。また
処理規定部5は、使用者の意図を示す外部規定情
報を図示しないキーボード等から入力するための
第1の外部入力端子Cと、上位のユニツト図示し
ない)からの処理規定情報を入力するための上位
入力端子CIと、下位のユニツト(図示しない)
に処理規定情報を出力するための下位出力端子
CO1〜COoを有している。処理実行部6は、入力
データである被処理情報を図示しない外部装置
(例えば磁気記録再生装置)から入力するための
第2の外部入力端子Iと、処理結果である外部出
力情報を外部装置(例えばCRTデイスプレイ)
へ出力するための外部出力端子Oと、上位のユニ
ツトに処理過程情報を出力するための上位出力端
子DOと、下位のユニツトから処理過程情報を入
力するための下位入力端子DI1〜DIoとを有して
いる。
尚、第1図において、矢印は情報の流れを厳密
に示したものではない。処理規定の意思は使用者
から発して次々とユニツトに分散してゆき、一
方、処理結果としての過程情報は外部からの入力
より始まり次々に集約されて出力装置へ流れて行
く。その主たる流れを示しているのが矢印であ
り、処理規定の源又は出力装置のある側を上位と
する。
処理規定情報系 次に、処理規定情報系(外部規定情報系を含
む)について説明する。
処理規定情報とは、現行の一般の情報処理シス
テムにおけるコマンド或いは、ソースプログラム
に相当するものであり、使用者の意図を表現する
ものである。この情報はすべて処理規定部5に結
ばれる。外部規定情報の系は使用者の意図が直接
に外部から伝えられる系であり、処理規定情報
(入力)の系は他のユニツト(上位のユニツト)
の処理規定部を経由して伝えられる系である。
又、処理規定情報(出力)の系は、この使用者の
意図を他のユニツト(下位のユニツト)の処理規
定部へ伝えるためのものである。
ここで入力側にある接続口をユニツトについて
の上位入力端子(接続口)CIと呼び、出力側を
下位出力端子(接続口)COと呼ぶことにする。
一般にこの両接続口は同一の仕様であり、上位側
接続口は他ユニツト(上位ユニツト)の下位接続
口と、又、下位側接続口は他ユニツト(下位ユニ
ツト)の上位側接続口と直接接続が可能になつて
いる。但し、外部規定情報の為の接続口について
は、ここの論理的機能は上位接続口と同じである
が、そのハードウエア的仕様は、外部装置との接
続上、必ずしも上位接続口と同一でなくともよ
い。なお、この処理規定情報系については、処理
規定部によりその「断・接」の制御が可能であ
る。この利用法については後述する。
処理過程情報系 次に処理過程情報系(外部入出力情報系を含
む)について説明する。処理過程情報系とは、現
行の一般の情報処理システムにおける入出力デー
タに相当するものであり、入力データに対して使
用者が規定した処理を施し所要の結果を得るため
の、その過程にある情報である。この端子DO,
DIを経由する情報は、すべて処理実行部6に結
ばれる。
外部出力情報、外部入力情報の系は直接外部の
入出力装置とデータの授受を行う系であり、処理
過程情報の系は他のユニツトを経由する系であ
る。この場合、処理過程情報(入力)は下位側に
その接続口(下位入力端子DI)を有し、又処理
過定情報(出力)は上位側にその接続口(上位出
力端子DO)を有している。一般に、この両接続
口は同一の仕様であり、処理規定情報系と同様に
他のユニツトとの相互接続を保証するものとなつ
ている。但し、外部入力情報のための接続口(端
子I)については、その論理的機能は下位側接続
口(端子DI)のそれと同じであるが、そのハー
ドウエア的仕様は入力装置に大きく依存し、必ず
しも下位接続口と同一でなくともよい。同一の関
係が、上位接続口(端子DO)と外部出力情報用
接続口(端子O)との間に存在する。
処理規定部 次に、処理規定部5の機能について説明する。
これは、処理規定情報系の上位入力端子CIおよ
び外部規定情報系の第1の入力端子Cを介して、
使用者の意図つまり処理を規定するための情報を
受ける。更に、必要に応じて処理実行部6中の情
報を参照して自ユニツトの処理内容を定め、これ
に基づいて処理実行部6の設定を行う。但し、自
己の能力を上廻る要求、或いは自己にない機能を
必要とする処理要求等が伝えられた場合は、もし
下位に接続されているユニツトがあれば、使用者
の意図を自己ユニツトに対するものと下位ユニツ
トに対するものに分割し、後者を処理規定情報
(出力)として下位出力端子CO1〜COoを介して
下位ユニツトに出力する。これと同様に、この下
位ユニツトに期待すべき処理過定情報の内容も定
まるわけであるから、この入力があること前提と
して処理実行部の設定が行われることとなる。以
下、これを「負荷の自動配分」機能と呼ぶ。
この自動配分機能は本発明方式の特長を発揮す
るために極めて有用であるが、システムの構成の
方法によつて必須ではない場合もある。例えば第
2図に示すように、負荷配分のシステムは別個に
存在し、各ユニツトがユニツト別に仕分けされて
処理規定情報を渡される場合である。
第2図aにおいて、上位ユニツトAに3個の下
位ユニツトB1,B2,B3が接続されている。使用
者の意図は処理規定装置7において処理規定情報
C0,C1,C2,C3に配分され、それぞれのユニツ
トに送出される。ユニツトB1,B2,B3はそれぞ
れ被処理情報I1,I2,I3について固有の処理を実
行し、処理過定情報D1,D2,D3をユニツトAに
送る。ユニツトAは固有の処理の結果を外部出力
情報OとしてCRT等に送出する。
また、第2図bにおいては、ユニツトA,B,
Cが3階層を構成しており、別途処理規定装置7
が設けられている。このシステムの場合にも、い
わゆる負荷の自動配分は情報処理ユニツト外の装
置7によりなされる。但しこれらのような場合
も、ユニツト内にあるべき一部機能部分が外部の
他の装置内に離れて存在していると考えられる訳
であり、基本的性格は変らないと言える。
処理実行部 次に、処理実行部6の機能について説明する。
処理実行部6は処理規定部5による設定に従い、
下位入力端子DI1〜DIoからの処理過定情報(入
力)及び第2の外部入力端子Iからの外部入力情
報を処理し、その結果を上位出力端子DOを介し
て処理過定情報(出力)として出力すると共に、
外部出力端子Oを介して外部出力情報として出力
する。その処理の一般形は、まづ外部入力情報に
基き自己固有の処理を行ない、一旦自己分担分の
処理結果をまとめる。同時に下位に分担させた処
理の結果を下位接続口(端子DI1〜DIo)より取
り込み、これを先の処理結果と複合させ、処理規
定部が入力して受取つた規定情報に対応する総合
結果を出力する。
この変形としては、外部入力情報を用いた自己
の処理を行わず、下位ユニツトからの処理過定情
報の交換のみを行う処理、或いは、複数の下位ユ
ニツトからの処理過定情報(入力)を一つにまと
める処理等がある。又、下位にユニツトが接続さ
れていない場合(最下位階層のとき)は、外部入
力情報による自己固有の処理のみである。又、原
理的には、これら何れの入力情報も利用しない処
理もあり得る。例えば、外部入力データを固定し
て定数データと共に処理規定情報の一部として与
える場合である。この場合、外部データ変化した
事に追随した結果を出すためには、これを処理規
定の変更として受取り、これに応じてこの処理実
行部の設定変更を行うこととなる。
システムにおけるユニツトの構成 次に、上記のユニツトを組合せて構成するシス
テムにおける、各ユニツトの構成について説明す
る。情報処理ユニツト4に含まれる処理規定部5
と処理実行部6の機能および能力は任意である。
各種情報系については、その接続口の数は随意で
ありり、ユニツト毎に異なつていても差支えな
い。但し、上位接続口(端子CI,DO)と他ユニ
ツト(上位ユニツト)の下位接続口(端子CO,
DI)、下位接続口(端子CO,DI)と他ユニツト
(下位ユニツト)の上位接続口(端子CI,DO)
が直接ケーブルコネクタで接続可能でなければな
らない。これらの情報系は、第1図に記載のもの
が常に全部利用されるとは限らない。
以下に幾つかの例を掲げて説明する。
最上位に接続されたユニツト及び単体システ
ム(1個のユニツトで構成されるシステム) この場合には上位接続口を梨用されない。一
方、外部規定情報系は必ず利用される。
最下位に接続されたユニツト及び単体システ
ム この場合には下位接続口は利用されない。外部
規定情報系が外部データを供給する場合を除け
ば、外部入力情報系は必ず利用される。
上、下位側共に他ユニツト接続されているユ
ニツト この場合には上、下接続口は必ず利用される。
他の接続口については、そのユニツトへの処理規
定の内容によつて異なる。使用者の意図の伝達系
を最上位ユニツトへの1本に絞る場合は、外部規
定情報系は利用されない。下位より処理過定情報
同士の複合のみを処理内容とする時は、外部入力
情報系は利用されない。
システムの構成 次に、第1図に示す情報処理ユニツトにより構
成される情報処理ユニツトについて説明する。
(1) 単体システムの一般例 1個のユニツトのみで構成されたシステムであ
り、第3図にその構成図を示す。図示の通り、上
位および下位接続口は利用しない。使用者の意図
は外部規定情報系より伝えるようにするため、外
部入力情報(C)系を図示しないキーボード等の
入力装置へ接続する。また、外部出力情報(O)
系を図示しないCRT等の出力装置へ接続する。
ここでは、利用されていない上位および下位接続
口の存在(つまり容易なる拡張性の潜在)を除け
ば、外面的挙動は現行の一般的情報処理装置の挙
動と根本的に異なるものではない。
(2) 3個のユニツトを直列に接続した場合の一般
例 第4図にその具体的構成を示す。いま、第4図
において、ユニツト4Aは機能と能力P1とを
有し、ユニツト4Bは機能と能力P2とを有し、
ユニツト4Cは機能と能力P3とを有するとす
る。
そして今、ユーザの要求は機能についてP1
+P3の能力、機能についてP2の能力システム
であつたとする。一方、メーカは第4図の如き機
能および能力を有するるユニツト4A,4B,4
Cを直列に接続しシステムを構成して出荷したと
する。また、ユニツト4A,4B,4C間は互い
に1組の接続口で結合し、出力装置用の系Oはユ
ニツト4Aの外部出力情報系へ、使用者意図伝達
の系Cはユニツト4Aの外部規定情報系へ結んだ
とする。そして、図示しない入力装置1と結ぶI1
の系はユニツト4A及び4Cの外部入力情報接続
口と結び、同じく図示しない入力装置2と結ぶI2
の系はユニツト4Bの外部入力情報接続口と接続
したとする。又、各ユニツトの情報規定部には
「負荷の自動配分」機能を持たせたとする。
もしこの3個のユニツトを1体にしてケースで
囲んだとすれば、図中のC,O,I1,I2を外部情
報系とする単1のユニツトとしてユーザーの目に
映るはずである。又、その動作も外部から視察す
る限り前述の単体システムの場合と区別できな
い。そこで、次に処理負荷の異なる場合の内部動
作の違いを説明する。
(2)―1 負荷が機能についてP1以下のとき 全ての処理はユニツト4Aで行われ、ユニツト
4B,4Cはアイドル状態にある。ユニツト4A
は下位ユニツトとの情報授受を一切行わず、入力
される被処理情報I1を出力Oに変換する処理を実
行する。
(2)−2 負荷が機能についてP1+α(αP1
のとき ユニツト4Aの処理規定部は与えられた負
荷のうち、自ユニツトがP1分の処理を行な
うよう処理実行部を設定する。すなわち、α
分についての処理結果が下位接続口から得ら
れるものとして、これと自己処理結果とか
ら、P1+α分の総合結果を導きOより出力
させるよう設定する。そこで、ユニツト4A
の処理規定部は、機能、負荷αについて規
定情報をユニツト4Bの処理規定部へ渡す。
ユニツト4Bの処理規定部は、与えられた
規定情報の中の自己の機能に関するものが
ないため、処理実行部に対しては処理過程情
報の中継のみを行う様設定し、規定情報はそ
のままユニツト4Cへ渡す。
ユニツト4Cの処理規定部は、与えられた
規定情報の内容が自己に適合するものである
ので、このα分の処理について自己の処理実
行部の設定を行う。
ユニツト4Cの処理実行部は、外部入力情
報系I1よりのデータを用いて所定の処理を行
ない、出力をユニツト4Bへ渡す。
ユニツト4Bの処理実行部は、ユニツト4
Cよりの処理過程情報をユニツト4Aへ中継
する。
ユニツト4Aの処理実行部は、外部入力情
報系I1よりのデータを用いて所定の処理を行
なう。そして、ユニツト4Bよりの処理過程
情報と揃つた時点両者の複合処理を行ない、
外部出力情報系Oへ送出する。
(2)―3 負荷が機能についてP1以下、機能
についてP2以下のとき、 ユニツト4Aの処理規定部は、機能に関
する処理をすべて実行するよう、処理実行部
の設定を行なう。同時に、機能に関する処
理結果が下位接続口から得られるものとし
て、両結果の複合に関する設定を行う。そし
て、機能についての規定情報をユニツト4
Bへ渡す。
ユニツト4Bの処理規定部は、渡された規
定情報の処理を全部自ユニツトで負担出来る
ため、下位ユニツトは一切考慮せず処理実行
部の設定を行う。
ユニツト4Cは、上位との情報授受は一切
なく、アイドル状態である。
ユニツト4Bの処理実行部は、外部入力情
報系I2よりのデータを用いて所定の処理を行
ない、出力をユニツト4Aへ渡す。
ユニツト4Aの処理実行部は、外部入力情
報系I1よりのデータを用いて所定の処理を行
ない、ユニツト4Bよりの処理結果と揃つた
時点で、この両者の複合処理を行ない外部出
力情報系Oへ送出する。
(2)―4 (2)―2の例に負荷の自動調整を加味した
とき (2)―2の結果、もし自己の処理結果が出るよ
りも早く下位よりの結果が到着したとすれば、下
位側の負荷の方が軽かつた事になる。従つて、ユ
ニツト4Aは負荷の一部を下位へ移し変える事が
可能である。同一処理を反覆させる適用例では、
この設定変更を繰り返すことにより、最も処理速
度の速い組合せを見出すことが出来る。
分散制御システム 次に、第1図に示す情報処理ユニツトを用いて
構成できる分散制御システムについて説明する。
本発明に係るユニツトを追加していくことによ
り、多数のユニツトによる極めて大きなシステム
の構築が可能である。但し、これまでの説明で
は、最上位ユニツトが使用者の意図を受取り、こ
れを必要に応じて下位のユニツトに分担させるこ
ととしているため、最上位側へ近づくほど処理規
定情報系の負荷が大となつてくる。これに比して
処理過程情報系では、外部入力情報系の分散が図
られてある一方、処理過程情報の流れも途中で複
合を重ねてゆく方式の性格上、ユニツトの増加が
情報の流れの量の増加につながるものではない。
このため中間ユニツトにも適宜外部規定情報系を
接続し、いわば他方分権的な制御体系のシステム
を構築すれば、規定情報系が無制限に肥大するこ
とがなく、巨大システム化を実現することが出来
る。
但しこの場合も、処理のタイミングを管理する
情報のような、いわば中央集権的に運用したい情
報もある。そのため、先に説明した処理規定情報
系の「接・断」制御機能が有用となる。
この様な分散制御方式をとつた場合において
も、システム全体として全ユニツトの個別能力の
和の能力を有する単一のユニツトと等価に機能す
るという、本発明方式の特質は維持されている。
唯、外部規定情報系を複数備えている点が特徴的
であるに過ぎない。
電子描画システム 次に、本発明を電子描画システム(グラフイツ
クデイスプレイシステム)に適用した場合につい
て具体的に説明する。
なお、ここにいう電子描画システムとは、電子
計算機およびグラフイツクデイスプレイによる複
合システムと等価な処理を行うシステムを指して
いる。
まず、1個の電子描画装置が本発明のユニツト
方式の装置であるためには、他の同種装置の処理
能力と自己の処理を合わせて、両者があたかも単
一の装置であるがごとき出力が得られる様でなけ
ればならない。そして、他の装置からの入力と自
己の出力が、同一仕様の信号群でなければならな
い。従つて本実施例では、処理過程情報を表示用
CRTの走査に同期して走査点の各点の情報を順
次伝送する形態のものとする。各点毎の情報はそ
の点に図形が存在したか否かを示す情報であり、
また存在していたとすればその図形の優先度及び
輝度に関する情報である。
装置はこの様な内容の処理過程情報を入力とし
て受取り、自装置も与えられ図形データを処理
し、走査各点ごとの情報を得る事ができる。これ
を同一点についての入力情報と比較し、自装置の
出力が入力のものより優先度が高い場合のみ、自
装置の出力をもつて入力情報を置き換えることと
する。その結果、出力情報は入力情報と同一形態
であり、かつ自装置と下位装置の全処理の総合の
結果となつている。
以上の如き仕様の処理過程情報を採用すること
により、本発明の思想に基く電子描画装置が実現
される。尚、もう一方の処理規定情報系について
は、既に各種の計算機バス等のデイジタルバスが
存在しており、その何れを採用しても規定情報の
授受は可能であり問題はない。
次に、電子描画システムを単体システムにした
ときの動画のリアルタイム表示を説明する。第5
図に示すように1個のユニツト4を使用するが、
外部規定情報系にはキーボード11、外部出力情
報系にはCRT12、外部入力情報系には座標読
取器、ジヨイステイツク、マウス等の画面の変化
の源となるデータを供給する装置(例えばマウス
13)を接続する。画面構成のためのデータ、即
ち各図形の輪郭データ、優先度データ、輝度デー
タ等はキーボードより与えるが、リアルタイムに
変化する事項については、外部入力の情報との関
連を指定しておく。処理規定部はこれに基いて処
理実行部を設定するので、動く部分の処理は、外
部入力情報をもとに処理実行部が図形データの関
連部分を更新しつつ、リアルタイム表示を行う。
次に、電子描画システムを2機能の3ユニツト
直列接続システムにした場合を説明する。これ迄
の説明は、表示される図形が不透明の場合であつ
た。透過性の場合は、そこ迄の処理の最高優先度
の不透過性図形より優先度の高い場合は、その輝
度情報を透過性図形の影響度を乗じた値に更新
し、優先度はそのままとする処理を行う。この場
合、いつたん透過性図形の情報が複合された後
に、それ迄の最高優先度の不透過図形より優先度
の高い不透過図形が現れた時、これに対する処理
が出来ない。従つて、透過性図形の処理は、出力
としては最終段階側で行わなければならない。
いま、第6図に示すように、ユニツトAを機能
が透過性図形処理、リアルタイム表示で、能力が
100図形であるとし、ユニツトBを機能を不透過
性図形処理、リアルタイム表示で、能力が100図
形であるとし、ユニツトCを機能が不透過性図形
処理、リアルタイム表示で、能力が100図形であ
ると仮定する。そしてこれらユニツトを、ユニツ
トAを最上位としてA―B―Cと接続する。キー
ボード11はユニツトAの外部規定情報系と接続
し、CRT12は同じくAの外部出力情報系に接
続する。外部入力情報系としては、A,B,C共
すべての入力装置14,15,16と接続され、
任意の入力が選択出来る状態としておく。また、
「負荷の自動配分」機能は備わつているとする。
(1) 表示要求が不透過性図形、150図形のとき ユニツトAの処理規定部は、規定情報つま
り表示要求に基づく画面構成データがすべて
不透過性であるので、規定情報をすべてユニ
ツトBへ渡す。そして処理規定部は、処理実
行部が処理過程情報をそのまま通過させる様
設定する。
ユニツトBの処理規定部は、規定情報より
自己能力の100図形分のデータをとり、残余
をユニツトCへ渡す。そして処理規定部は、
処理実行部がこの100図形分の処理を行う様
設定する。
ユニツトCの処理規定部は、与えられる全
図形データを処理する様処理実行部を設定す
る。
ユニツトCの処理実行部は、与えられる50
図形分のデータを処理し出力をユニツトBへ
渡す。
ユニツトBの処理実行部は、与えられる
100図形分のデータを処理する。そして、こ
の処理結果の図形データがもし同一点にある
ユニツトCよりの入力データの優先度より高
い場合は、優先度および輝度データをとり換
える。
ユニツトAの処理実行部は、ユニツトBか
らのデータをそのまま外部に出力する。
(2) 表示要求が透過性図形、50図形と不透過性図
形、80図形のとき ユニツトAの処理規定部は、透過性図形の
処理をすべて引き受け、これに応じた処理実
行部の設定を行う。一方、不透過性図形に関
する全規定情報をユニツトBへ渡す。
ユニツトBの処理規定部は、不透過性図形
に関する処理を全て引き受け、これに応じて
処理実行部を設定する。そして処理実行部
は、与えられた80図形分の不透過性図形のデ
ータを処理し、出力をユニツトAに渡す。
ユニツトCはアイドル状態である。
ユニツトAの処理実行部は、与えられた50
図形分の透過性図形のデータを処理する。そ
してユニツトBから与えられた処理結果デー
タとの総合を行い、結果をCRTに出力する。
変形例 本発明が上記実施例に限定されないことは言う
までもない。例えば第7図に示すように、ユニツ
トを3階層にし、上位階層をユニツト4Aで、中
間位階層をユニツト4B1,4B2で、下位階層を
ユニツト4C1〜4C4でそれぞれ構成し、それぞ
れのユニツトに外部入出力機能を持たせるように
してもよい。さらにこれを4階層以上n階層とし
てもよく、巨大システムを簡単に構成できる。
また、第8図に示すように14個のユニツトで5
階層構成とし、例えば第2位のユニツトB2と第
4位のユニツトD1に中間情報の入出力機能を持
たせるようにしてもよい。
ここまでの説明では、通常の概念にあける情報
処理装置をユニツト方式化することを出発点と
し、これを任意に複数台接続し、任意の能力のマ
ルチ情報処理ユニツトシステムを構成することを
想定していた。しかし、ここでその複合化へ向け
た視点を逆向きに、すなわち細分化の方向に向け
てこの方式の特徴を説明することも可能である。
言い換えれば、これはユニツトの規模を小さくし
ていくことにほかならない。細分化の限界は目的
とする情報処理の基本手順を実行する要素であ
る。従つて、メーカがこの要素(ユニツト)を
VLSI等の形で用意し、ユーザの要求に応じて必
要数および必要階層のユニツトからなるシステム
に構成し、出荷することが可能となる。
以上実施例について説明したように、本発明に
よればシステム拡張の容易性は、使用者に対して
自己のシステムをその時のニーズに容易に追従さ
せ得ることを約束する。他方、製造者にとつて
も、自己の製造する装置の内部構成にこのユニツ
ト方式の概念を適用することにより、ユーザの要
望に適合した装置を短期間に提供し得る。
前述したように、このユニツト方式を効果的に
利用するための一つの概念として「負荷の自動配
分」があるが、システム拡張の容易性はこの概念
のいわば静的な利用法である。従つてこの概念を
動的に活用すれば、外部の処理負荷、内部の部分
システムのダウンの如き環境変化に柔軟に対処で
きるシステムが実現できることとなる。
この方式は特定の情報処理系を想定したもので
なく、どの様な種類のものにも適用可能である。
しかし、いわゆる電子計算機システムについて
は、本概念から相当の隔りの有る所に固定した、
強大なひとつの概念世界を作りあげており、この
分野を対象として説明を加えたのでは適当な理解
を得難い。そこで本明細書では、現在動乱の渦中
にあると思われる電子描画システム(いわゆるコ
ンピユータグラフイツクス システム)を主たる
対象として具体例を説明してきた。
〔発明の効果〕
以上の通り本発明によれば、使用者の意図を示
す処理規定情報を自ユニツトの処理対象分と下位
ユニツトの処理対象分に分配する機能(負荷の自
動配分機能)を持たせ、自ユニツトの処理結果と
下位ユニツトの処理結果を総合して外部もしくは
上位ユニツトへ出力する機能を持たせたので、シ
ステムの拡張、変更等を極めて容易に実現するこ
とができる情報処理ユニツトが得られる。また、
使用者の意図に適切に応えることのできるマルチ
情報処理ユニツトシステムが得られる。
【図面の簡単な説明】
第1図は本発明に係る情報処理ユニツトの一例
の基本構成図、第2図は本発明に係るマルチ情報
処理ユニツトシステムの一例の構成図、第3図は
単一のユニツトで構成した本発明に係る情報処理
装置の一例の構成図、第4図は3個のユニツトで
構成して本発明に係るマルチ情報処理ユニツトシ
ステムの一例の構成図、第5図は1個のユニツト
で構成した本発明に係る電子描画システムの一例
の構成図、第6図は3個のユニツトで構成した本
発明に係る電子描画システムの一例の構成図、第
7図は本発明に係るユニツトを3階層としたマル
チ情報処理ユニツトシステムの一例の構成図、第
8図は本発明に係るユニツトを5階層としたマル
チ情報処理ユニツトシステムの一例の構成図、第
9図乃至第11図はそれぞれ一般の情報処理装置
の概念図、第12図および第13図は情報処理ユ
ニツトを組合せたシステムの概念図である。 4,4A,4B,4C,4D,4E…情報処理
ユニツト、5…処理規定部、6…処理実行部、C
…外部規定情報入力系(第1の外部入力)、O…
外部情報出力系(外部出力)、I…外部情報入力
系(第2の外部入力)、CI…処理規定情報入力系
(上位入力)、DO…処理規定情報出力系(上位出
力)、CO1〜COo…処理規定情報出力系(下位出
力)、DI1〜DIo…処理過程情報入力系(下位入
力)。

Claims (1)

  1. 【特許請求の範囲】 1 使用者の意図を外部規定情報として入力する
    と共に被処理情報を入力するための外部入力手段
    と、使用者の意図を処理規定入力情報として同一
    構成の上位ユニツトから入力するための上位入力
    手段と、同一構成の下位ユニツトの処理結果を処
    理過程入力情報として入力するための下位入力手
    段と、前記外部規定情報および処理規定入力情報
    を自ユニツトの処理対象分と前記下位ユニツトの
    処理対象分に分配すると共に、前記被処理情報お
    よび/又は処理過程入力情報について自ユニツト
    の固有の処理を実行する処理部と、この処理部に
    よる固有処理の結果の全部又は一部を出力するた
    めの外部出力手段と、前記処理部による固有処理
    の結果の一部又は全部を処理過程出力情報として
    前記上位ユニツトに出力するための上位出力手段
    と、前記処理部で分配された前記下位ユニツトの
    処理対象分の情報を処理規定出力情報としてこの
    下位ユニツトに出力するための下位出力手段とを
    備える情報処理ユニツト。 2 前記処理部は処理規定部とこれに接続された
    処理実行部とを備え、前記処理規定部は前記外部
    入力手段、上位入力手段および下位出力手段に接
    続され、前記外部規定情報および/又は処理規定
    入力情報にもとづき必要に応じて前記処理実行部
    からの情報を参照して自ユニツトの処理内容を規
    定すると共に、自ユニツトの対象外の処理内容に
    ついての情報を処理規定出力情報として前記下位
    出力手段を介して出力するよう構成され、前記処
    理実行部は前記外部入力手段、下位入力手段、外
    部出力手段および上位出力手段に接続され、前記
    処理規定部で規定された自ユニツトの処理内容に
    従つて前記被処理情報および/又は処理過程入力
    情報について固有の処理を実行し、この固有の処
    理の結果を前記外部出力手段および/又は上位出
    力手段を介して出力するように構成される特許請
    求の範囲第1項記載の情報処理ユニツト。 3 前記処理部は、前記外部入力手段、外部出力
    手段、上位入力手段、下位入力手段、上位出力手
    段および下位出力手段の少くともひとつにおける
    情報入出力の可能状態と不可能状態を制御するよ
    うにした特許請求の範囲第1項または第2項記載
    の情報処理ユニツト。 4 入力された被処理情報を使用者の意図に従つ
    て処理し処理結果を出力する情報処理ユニツトを
    複数個組合せ、唯一のユニツトからなる最上位階
    層と、少くとも1つのユニツトからなる少くとも
    1階層の中間位階層と、少くとも1つのユニツト
    からなる最下位階層とを含む3階層以上の階層構
    造にしたマルチ情報処理ユニツトシステムにおい
    て、 前記最上位階層のユニツトは、使用者の意図を
    示す外部規定情報をこの最上位ユニツトの処理対
    象分とより下位ユニツトの処理対象分に分配し、
    この下位ユニツトの処理対象分の情報を処理規定
    情報としてこの下位ユニツトに出力する手段と、
    前記自ユニツトの処理対象分の外部規定情報に従
    い、外部から入力された被処理情報および/又は
    前記下位ユニツトの処理結果について固有の処理
    を実行し、処理結果を外部出力情報として出力す
    る手段とを有し、 前記中間位階層のユニツトは、より上位ユニツ
    トからの処理規定情報を自ユニツトの処理対象分
    とより下位ユニツトの処理対象分に分配し、この
    下位ユニツトの処理対象分の情報を処理規定情報
    としてこの下位ユニツトに出力する手段と、前記
    自ユニツトの処理対象分の処理規定情報に従い、
    入力された被処理情報および/又は前記下位のユ
    ニツトの処理結果について固有の処理を実行し、
    処理結果を前記上位のユニツトに出力する手段と
    を有し、 前記最下位階層のユニツトは、より上位ユニツ
    トからの処理規定情報に従い、入力された被処理
    情報について固有の処理を実行し、処理結果を前
    位上位ユニツトに出力するように構成されるマル
    チ情報処理ユニツトシステム。 5 前記最上位階層のユニツトは、前記固有の処
    理の結果をシステム外部に出力する手段を有する
    特許請求の範囲第4項記載のマルチ情報処理ユニ
    ツトシステム。 6 前記中間位階層のユニツトは、前記固有の処
    理の結果の全部又は一部をシステム外部に出力す
    る手段を有する特許請求の範囲第4項又は第5項
    記載のマルチ情報処理ユニツトシステム。 7 前記最下位階層のユニツトは、前記固有の処
    理の結果の全部又は一部をシステム外部に出力す
    る手段を有する特許請求の範囲第4項乃至第6項
    のいずれかに記載のマルチ情報処理ユニツトシス
    テム。 8 前記最上位階層、中間位階層および最下位階
    層のユニツトの少なくともいずれかへの被処理情
    報の全部又は一部の入力は、システム外部の入力
    装置を介して直接に行うようにした特許請求の範
    囲第4項乃至第7項のいずれかに記載のマルチ情
    報処理ユニツトシステム。 9 前記最上位階層、中間位階層および最下位階
    層のユニツトの少くともいずれかへの被処理情報
    の全部又は一部の入力は、より上位および/又は
    より下位のユニツトを介して間接に行うようにし
    た特許請求の範囲第4項乃至第8項のいずれかに
    記載のマルチ情報処理ユニツトシステム。 10 入力された被処理情報を使用者の意図に従
    つて処理し処理結果を出力する情報処理ユニツト
    を複数個組合せ、唯一のユニツトからなる上位階
    層と、少なくとも1つのユニツトからなる下位階
    層とを含む2階層の階層構造にしたマルチ情報処
    理ユニツトシステムにおいて、 前記上位階層のユニツトは、使用者の意図を示
    す外部規定情報を自ユニツトの処理対象分と下位
    ユニツトの処理対象分に分配し、この下位ユニツ
    トの処理対象分の情報を処理規定情報として出力
    する手段と、前記自ユニツトの処理対象分の外部
    規定情報に従い、外部から入力された被処理情報
    および/又は前記下位ユニツトの処理結果につい
    て固有の処理を実行し、この処理結果を外部出力
    情報として出力する手段とを有し、 前記下位階層のユニツトは、前記上位ユニツト
    からの処理規定情報に従い、入力された被処理情
    報について固有の処理を実行し、この処理結果を
    前記上位ユニツトに出力するよう構成されるマル
    チ情報処理ユニツトシステム。 11 前記下位階層のユニツトは、前記固有の処
    理の結果の全部又は一部をシステム外部に出力す
    る手段を有する特許請求の範囲第10項記載のマ
    ルチ情報処理ユニツトシステム。 12 前記下位階層のユニツトへの被処理情報の
    全部又は一部の入力は、システム外部の入力装置
    を介して直接に行うようにした特許請求の範囲第
    10項又は第11項記載のマルチ情報処理ユニツ
    トシステム。 13 前記下位階層のユニツトへの被処理情報の
    全部又は一部の入力は、前記上位ユニツトを介し
    て間接に行うようにした特許請求の範囲第10項
    乃至第12項のいずれかに記載のマルチ情報処理
    ユニツトシステム。 14 入力された被処理情報を使用者の意図に従
    つて処理するる情報処理ユニツトを複数個組合
    せ、少くとも1つの上位ユニツトと、これに従属
    する少くとも1つの下位ユニツトを含む階層構造
    にしたマルチ情報処理ユニツトシステムにおい
    て、 使用者の意図を示す規定情報を前記上位ユニツ
    トの処理対象分と前記下位ユニツトの処理対象分
    に分配し、それぞれ前記上位ユニツトおよび下位
    ユニツトに送出する規定手段を備え、 前記上位ユニツトは前記規定手段からの規定情
    報に従い、システム外部から入力された前記被処
    理情報および/又は前記下位ユニツトの処理結果
    について固有の処理を実行し、処理結果をより上
    位のユニツトおよび/又はシステム外部に出力す
    るよう構成され、 前記下位ユニツトは前記規定手段からの規定情
    報に従つて固有の処理を実行し、処理結果を前記
    上位ユニツトおよび/又はシステム外部に出力す
    るように構成されるマルチ情報処理ユニツトシス
    テム。
JP60144285A 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム Granted JPS625465A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60144285A JPS625465A (ja) 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム
US06/880,722 US4918596A (en) 1985-07-01 1986-07-01 Hierarchical information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60144285A JPS625465A (ja) 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム

Publications (2)

Publication Number Publication Date
JPS625465A JPS625465A (ja) 1987-01-12
JPH0221017B2 true JPH0221017B2 (ja) 1990-05-11

Family

ID=15358518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144285A Granted JPS625465A (ja) 1985-07-01 1985-07-01 情報処理ユニツトおよびマルチ情報処理ユニツトシステム

Country Status (2)

Country Link
US (1) US4918596A (ja)
JP (1) JPS625465A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901225A (en) * 1984-04-09 1990-02-13 Kabushiki Kaisha Toshiba Processing apparatus with hierarchical structure for implementing a machine instruction
IN170793B (ja) * 1987-12-18 1992-05-23 Hitachi Ltd
US5283900A (en) * 1989-10-02 1994-02-01 Spectron Microsystems, Inc. Real-time operating system and virtual digital signal processor for the control of a digital signal processor
US5276900A (en) * 1990-12-14 1994-01-04 Stream Computers Master connected to common bus providing synchronous, contiguous time periods having an instruction followed by data from different time period not immediately contiguous thereto
JPH0764893A (ja) * 1993-08-31 1995-03-10 Canon Inc ネットワーク・システム
US6732141B2 (en) 1996-11-29 2004-05-04 Frampton Erroll Ellis Commercial distributed processing by personal computers over the internet
US20050180095A1 (en) * 1996-11-29 2005-08-18 Ellis Frampton E. Global network computers
US7506020B2 (en) 1996-11-29 2009-03-17 Frampton E Ellis Global network computers
US6167428A (en) * 1996-11-29 2000-12-26 Ellis; Frampton E. Personal computer microprocessor firewalls for internet distributed processing
US7035906B1 (en) 1996-11-29 2006-04-25 Ellis Iii Frampton E Global network computers
US8312529B2 (en) 1996-11-29 2012-11-13 Ellis Frampton E Global network computers
US7024449B1 (en) 1996-11-29 2006-04-04 Ellis Iii Frampton E Global network computers
US6725250B1 (en) 1996-11-29 2004-04-20 Ellis, Iii Frampton E. Global network computers
US8225003B2 (en) 1996-11-29 2012-07-17 Ellis Iii Frampton E Computers and microchips with a portion protected by an internal hardware firewall
US7926097B2 (en) * 1996-11-29 2011-04-12 Ellis Iii Frampton E Computer or microchip protected from the internet by internal hardware
US7634529B2 (en) * 1996-11-29 2009-12-15 Ellis Iii Frampton E Personal and server computers having microchips with multiple processing units and internal firewalls
US7805756B2 (en) 1996-11-29 2010-09-28 Frampton E Ellis Microchips with inner firewalls, faraday cages, and/or photovoltaic cells
US6009455A (en) * 1998-04-20 1999-12-28 Doyle; John F. Distributed computation utilizing idle networked computers
US8125796B2 (en) 2007-11-21 2012-02-28 Frampton E. Ellis Devices with faraday cages and internal flexibility sipes
JP5178218B2 (ja) * 2008-01-31 2013-04-10 三菱電機株式会社 機能提供装置
US12401619B2 (en) 2010-01-26 2025-08-26 Frampton E. Ellis Computer or microchip with a secure system bios having a separate private network connection to a separate private network
US8429735B2 (en) 2010-01-26 2013-04-23 Frampton E. Ellis Method of using one or more secure private networks to actively configure the hardware of a computer or microchip
CN103064490B (zh) * 2011-10-24 2015-11-25 联想(北京)有限公司 一种电池共享方法及装置
WO2018142592A1 (ja) * 2017-02-03 2018-08-09 株式会社日立製作所 情報処理システム及び情報処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970993A (en) * 1974-01-02 1976-07-20 Hughes Aircraft Company Cooperative-word linear array parallel processor
FR2296221A1 (fr) * 1974-12-27 1976-07-23 Ibm France Systeme de traitement du signal
JPS602709B2 (ja) * 1976-09-14 1985-01-23 富士通株式会社 ビルデイング・ブロツク構造をもつデータ処理システム
NL8002787A (nl) * 1980-05-14 1981-12-16 Philips Nv Multiprocessor-rekenmachinesysteem voor het uitvoeren van een recursief algorithme.
JPS57111764A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Count-up device
JPS57117027A (en) * 1981-01-13 1982-07-21 Nec Corp Signal sending and receiving circuit
JPS57121750A (en) * 1981-01-21 1982-07-29 Hitachi Ltd Work processing method of information processing system
US4720780A (en) * 1985-09-17 1988-01-19 The Johns Hopkins University Memory-linked wavefront array processor

Also Published As

Publication number Publication date
US4918596A (en) 1990-04-17
JPS625465A (ja) 1987-01-12

Similar Documents

Publication Publication Date Title
JPH0221017B2 (ja)
CN100543717C (zh) 计算机系统、图形处理单元及计算机核心逻辑控制器
US6487651B1 (en) MIMD arrangement of SIMD machines
US7076565B2 (en) Switch node for connecting a keyboard video mouse to selected servers in a interconnected switch node network
WO1991015920A1 (en) Interconnection and control of multiple audio and video media devices
CN105718111A (zh) 交互智能平板及其交互方法、方式和系统
JPH0213197A (ja) 蓄積プログラム制御システムにおけるオフィスデータの自動編集方式
JPH02288176A (ja) コネクター
JPH056320A (ja) テレコンピユータパツケージスイツチング装置
CN202196390U (zh) 多屏显示系统
JPH04338856A (ja) グループ作業システム及びグループ作業個人作業同時実行システム
CN223843831U (zh) 一种多平台直播采集系统
JPS60200334A (ja) 電子計算機システムの表示装置
CN109031978A (zh) 数字卫星嵌入式仿真平台信息通道智能装配方法
JPS62256156A (ja) 待機2重化システムのシステムバス制御方法
CN109597947A (zh) 基于大数据的接口分享方法、装置、电子设备及存储介质
JPH11265333A (ja) 複数コンピュータ装置の制御方式および方法
JPS6325383B2 (ja)
CN102866870B (zh) 多屏显示系统和方法
JPS61190626A (ja) プロセス表示装置
JPS6244007A (ja) 電力系統・設備監視装置
JPH01109896A (ja) 多重接続装置の接続制御方法
Kuehl Advanced system integration design concepts for an audio-visual computer-based vehicle management system (AV-CB-VMS)
CN116781957A (zh) 媒体分享系统
JPH0628424A (ja) 計算機システムのモデル化方法