JPH022102A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路のような極小素子の製造に関
し、特に表面材料の選択除去によりバタン描画する方法
に関する。

〔従来技術の説明］ 集積回路、光素子、光電素子、磁気光素子のような極小
素子の製造には、基板上に層の堆積とパターンニングが
含まれ、このパターンニングには、表面材料の選択的除
去が含まれる。現在用いられているパターンニングの主
なものは光リソグラフィー処理をベースとするもので、
このパターン描画技術は、有機物の「レジスト」層をパ
ターン描画されるべき表面上に堆積させて、その後、レ
ジスト層の所望のパターンを、適当な照射、露出（ある
いは未露出）レジスト材料の化学的除去、パターンの化
学的転写により形成するのである。

このパターニング方法の変形例には、シリカ、金属材料
のような別のレジスト材料即ち、マスク材料を使用し、
パターンの転写は、プラズマのようなより高級な手段を
含む。以下の文献は、このような方法の代表例を記述し
たものである。

米国特許４，２７６．３６８号（１９８１年６月３０日
登録）、米国特許４，３５４．８９８号（１９８２年１
０月１９日登録）、米国特許４，６３７．１２９号（１
９８７年１月２０日登録）、エル、デー、ウェストブロ
ック他、「ＤＦＢレーザーと集積光学素子用のＩｎＰの
新回折格子プロフィール」　（エレクトリック・レター
ズ）１９巻（１９８３年）　　１０７Ｂ−７７ページ。

上記のパターニング（パターン描画）は、大気圧で行な
われるのが一般的である。したがって、そのようなパタ
ーニングは、大気圧堆積技術（例えば、液相、気相エピ
タキシー）と組み合わせて用いられる。しかし、ある素
子構造（特に、高精細な層厚の制御が要求されるような
もの）は、高真空条件（例えば、分子線エピタキシー）
で、層の堆積を行うのがよい。高真空条件下で（偏向ビ
ームの）イオン露出でパターンを形成することは可能で
はあるが、そのような、パターンニングが、実際的でな
いのは、比較的大きな領域を除去するのに本質的に時間
がかかるからである。したがって特に、高真空層堆積と
組み合わせて、高真空条件下で行なわれるのが適当なパ
ターニング工程を提供するのが良い。このパターニング
には、わずかな領域の除去または修正が含まれ、これに
より、真空を破ることなく真空堆積層の効率的なパター
ニングが出来る。

（発明の概要） 基板上に例えば、■−Ｖ属と■属半導体層のパターニン
グの促進、そして高真空条件下でのパタニングの促進の
点から、パターンは、半導体マスク層に形成される。一
般的には、パターンの形成は、マスク層をエネルギーイ
オン（偏向ビーム）に選択的にさらすことによって行わ
れる。これはまた例えば、マスク層材料の除去即ち破壊
、あるいはイオン注入にも用いられる。パターン形成が
、下層材料の選択的露出になる場合には、形成されたパ
ターンは、次に、除去剤にさらすことにより下層に転写
される。この除去剤はマスク層材料に影響をおよぼさず
、あるいは、少なくとも除去される材料よりも影響を受
けないようなものが選択される。他の場合には、現像ス
テップが、転写の前に行われることもあり、この現像ス
テップは、マスク層材料の露出部分あるいは未露出部分
のいずれかを除去するのに適した現像剤を用いて行われ
る。現像剤は除去剤と同じものでもよい。

除去剤は、露出下層材料上で、残留マスク材料より、よ
り活発に作用するように選択されるので、比較的薄いマ
スク層は、そのマスク層の高速度パターン形成の必要に
より、良く用いられる。この点から、エピタキシャルマ
スク層の使用が好ましい。特に、エピタキシャル堆積マ
スク層が好ましいのは、パターンの転写後、残留マスク
材料は、その後のエピタキシャル層堆積の間、埋設され
ている場合である。　尚、本明細書において、堆積とは
ＣＶＤあるいはＰＶＤのいずれかによるかを問わす、層
が形成されればよく、これにより、本発明を限定的に解
釈すべきではない。

（実施例の説明） 図に、基板１、第１層２、第２層即ち、未露出半導体マ
スク層３、露出半導体マスク層４が示されている。第１
．２．３．４図には本発明の第１実施例にしたがって、
ポジ型パターンプロセスの連続段階が示されている。第
１．２．５．６図には、本発明の第２実施例にしたがっ
て、ネガ型パターンプロセスの連続段階が示されている
。特に、第１図においては、未露出半導体マスク層３は
、マスク層として層２上に堆積されている。第２図にお
いて、マスク層は、未露出半導体マスク層３と露出半導
体マスク層４を含んでいる。露出半導体マスク層４と未
露出半導体マスク層３のいずれかは、それぞれ第３図と
５図に示すように、除去され、層２の露出部分は第４図
と６図に示すように、それぞれ除去されている。パター
ン形成に必要とされる時間を最小にする為に、マスク層
の厚さは約１０ナノメータを越えないのが好ましい。マ
スク層厚の選択は、さらにパターン形成後残留したマス
ク材料のエツチング速度と下層材料のそれとの差に影響
されるので、必要なエツチング深さは、エツチングされ
るべきでない領域が保護されたままでいるように選択さ
れる。マスク層がエピタキシーで堆積され、十分な均一
性があれば、マスク層の厚さは３ナノメータ以下でもよ
い。

第２図に示された状態の次に、ポジ型パターン形成方法
においては、照射は、完全にあるいはほぼ完全に露出（
照射）された層材料を除去し、これにより第３図の構造
となる。しかし、より一般的には、除去以外の機構も、
パターン形成の際に重要な役目をし、そしてパターン形
成用の現像剤は、露出マスク層材料対未露出マスク層材
料の除去の分離感度（選択）性をベースに選択される。

この選択性は、イオン注入と非イオン注入の構成上の選
択性、損傷の選択性、素材の選択性に起因する。特に、
エピタキシャルマスク層の場合は、マスク層の配列構造
を選択的に破壊すれば十分である。そのことは以下の点
よりあきらかである。

インジウム・ガリウム・ヒ素マスク層の場合は、パター
ンは２　Ｘ　１０１３／　ｃＪ程低い（これは表面原子
密度よりも２桁はど低い値である）ガリウムイオンのフ
ラックスに選択的にさらすことにより、効率的に形成さ
れる。そのようなフラックスにさらされるマスク領域の
下の層材料は、素材感応（選択）エツチング剤でもって
除去される。一方、未露出領域はそのままである。かく
して好ましいことにパターン形成は、マスク材料の除去
に必要とされるよりも短い時間でなされる。

本発明のプロセスは容易に他の素子製造プロセスと組み
合せることができる。例えばバッファ層、半導体チャネ
ル層、電子光活性層、光クラッド層電極の堆積である。

その様な処理ステップ（例えば、分子線エピタキシャル
成長、ガス源分子線エピタキシャル成長、有機金属分子
線エピタキシャル成長、有機金属ＣＶＤ）との互換性は
本発明のパターンプロセスの際の利点とみなせる。マス
ク層がエピタキシャル成長の場合は、バターニング後の
次の層成長はマスク層の除去なしに行える。

例１３ナノメータのインジウム・ガリウム・ヒ素Ｉｎ　
　　　Ｇａ　　　Ａｓ（ＩｎＰに格子整合０．５３　　
０．４７ する）が分子線エピタキシャル成長により、インジウム
・リン基板の（１００）方向に堆積される。

１００個の矩形のパターン（各辺が５×１０マイクロメ
ータ）が１■のセンターにガリウムイオンをインジウム
・ガリウム・ヒ素層に晒すことにより形成される。バタ
ーニングに用いられる装置は、静電集光レンズ（倍率単
位）付きのガリウムビームコラムと８ポール偏向器であ
る。ガリウムイオンのスポットの大きさは（約５Ｏｎ＋
ｍの作動距離で）約０．２マイクロメータである。（２
０ｋｅＶのビームエネルギーで、１０ポール偏向器は約
１＋ｏａのスキャン範囲を有している。より大きな範囲
は、コンピュータコントロールのｘ−ｙ移動股上にサン
プルを載せて動かすことによって出来る。）イオンドー
ズ量は、約ｔｏ１５／ｃ−で、書き込み時間は２秒未満
である。

このパターンは、下層のインジウム・リン材料にＨＣＩ
：Ｈ２Ｏが３対１の割合の溶液で化学エツチングするこ
とにより転写される。露出されたインジウム・リンは約
３０ナノメータ／秒の割合で除去され、インジウム・ガ
リウム９ヒ素のマスク層は実質的にそのままである。転
写されたパターンの深さは、約１マイクロメータでそれ
はマスク層の３００倍の厚さである。エツチング処理後
、マスクは実質的にそのままで、より深いエツチングは
、長い間エツチングすることにより達成できる。

エツチングされた表面の電子微小図をスキャニングする
と、エツジ形成は良好で、約０，２マイクロメータ以下
の凹凸で、エツジ効果は確認できなかった。

例２：パターンは例１に記載したのと同じように形成さ
れた。ただし、（かなり低い）２Ｘ１０１３／Ｃ−のガ
リウムイオンのフラックスがパターン形成に用いられた
。エッチパターンの質は例１と同じであった。

例３：１マイクロメータのＩ　ｎｏ　、　５３ＧａＯ、
４７ＡＳ層上に３ナノメータのインジウム・リンＩｎＰ
がマスク層として堆積された。パターンがインジウム・
リン層に例１に記載されたイオン照射によって形成され
、そしてそのパターンは、インジウム・ガリウム・ヒ素
層１：Ｈ２Ｓ　０４　：　Ｈ２０２：　Ｈ２０が１　：
　１　：　１０の割合の溶液でエツチングされた。

微細検査では例１と同じようにストレートでシャープな
エツジを示した。

例４二１０ナノメータのＳ　ｌ　　ｏ、ａＧ　ｅ　　Ｏ
，２の層がシリコン基板上にマスク層として堆積された
。マスク層に形成されたパターンは例１の方法によりガ
リウムイオン照射により形成された。このパターンは、
シリコン基板に素材選択性エツチング剤でもってエッチ
された（このエッチは素材選択性である。すなわちＳ　
１　　ｏ、ｇＧ　ｅ　Ｏ，２の格子素材は、１桁以上も
エッチ速度を下げる。かくして、１００ナノメータ深さ
の特徴が、シリコンにエツチングされ、エツチングされ
るべきでない領域は１０ナノメータのＳ　ｌ　　ｏ、ｇ
Ｇ　ｅ　　Ｏ，２によってカバーされる。

）顕微鏡検査は例１と同じようにストレートでシャープ
なエツジを示した。

【図面の簡単な説明】

第１図は、バターニング処理前の半導体マスク層の構造
を示す図、 第２図はパターン形成用照射後の第１図の構造を示す図
、 第３図は、ポジ型パターン形成方法により照射されたマ
スク層材料の除去後の第２図の構造を示す図、 第４図は、マスク層に形成されたパターンがマスク層の
開口を通して選択的に除去されて転写された後の第３図
の構造を示す図、 第５図は、ネガ型パターン形成方法により未露出のマス
ク層材料の除去後の第１図の構造の図、第６図は、マス
クに形成されたパターンがマスクの開口を通して選択的
に除去されて転写された後の第５図の図である。 出　願　人：アメリカン　テレフォン　アンドテレグラ
フ　カムバニ

Claims (9)

【特許請求の範囲】
1. （１）パターン描画された第２層（３）の存在のもとで
   、除去剤にさらすことにより、第１層（２）の選択され
   た部分を除去して、第１層をパターン描画する半導体素
   子の製造方法において、第２層は第１層上に半導体材料
   の層として、堆積され、 第１層と第２層の堆積と、第２層のパターン描画と、第
   １層材料の除去とが高真空条件でおこなわれることを特
   徴とする半導体素子の製造方法。
2. （２）第２層の厚さは、１０ナノメータ以下であること
   を特徴とする請求項１記載の方法。
3. （３）第１層の材料は、半導体材料であることを特徴と
   する請求項１記載の方法。
4. （４）第２層は、エピタキシャル層として堆積されるこ
   とを特徴とする請求項１記載の方法。
5. （５）第１層のパターン描画後、第２層材料（４）の除
   去なしに、エピタキシャル層の堆積をさらに行うことを
   特徴とする請求項４記載の方法。
6. （６）第２層のパターン描画は、現像剤を用いて行なう
   ことを特徴とする請求項１記載の方法。
7. （７）現像剤は除去剤と同一物であることを特徴とする
   請求項６記載の方法。
8. （８）第２層のパターン描画は、イオンビームにさらす
   ことによって、行われることを特徴とする請求項１記載
   の方法。
9. （９）第１層の選択的除去は、ドライエッチングにより
   行われることを特徴とする請求項１記載の方法。