JPH02210882A - ホトトランジスタとその作製方法 - Google Patents
ホトトランジスタとその作製方法Info
- Publication number
- JPH02210882A JPH02210882A JP1029793A JP2979389A JPH02210882A JP H02210882 A JPH02210882 A JP H02210882A JP 1029793 A JP1029793 A JP 1029793A JP 2979389 A JP2979389 A JP 2979389A JP H02210882 A JPH02210882 A JP H02210882A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- phototransistor
- gate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイッチング機能および増幅機能を有する光
センサ等に用いられるホトトランジスタおよびその作製
方法に関する。
センサ等に用いられるホトトランジスタおよびその作製
方法に関する。
従来のホトトランジスタはバイポーラトランジスタを基
本構造とするものであった。従がってべ。
本構造とするものであった。従がってべ。
−スに光が当る構造になっており、ベースへの少数キャ
リアの注入は光によって行われるものであった。また、
特願昭57−220641には、太陽電池やホトダイオ
ード等半導体装置の素子形成において、透明電極として
a−8i/金属界面反応層を用いることが示されている
。
リアの注入は光によって行われるものであった。また、
特願昭57−220641には、太陽電池やホトダイオ
ード等半導体装置の素子形成において、透明電極として
a−8i/金属界面反応層を用いることが示されている
。
〔発明が解決しようとする’IAM3
ところで、上記従来のバイポーラトランジスタは光の利
用効率、指向性等の点で有効化を図ることが困難である
こと、また電解効果トランジスタへの展開をはかること
ができないなどの問題点を有していた。
用効率、指向性等の点で有効化を図ることが困難である
こと、また電解効果トランジスタへの展開をはかること
ができないなどの問題点を有していた。
この点を解決するために、特願昭63−244167に
おいて、薄膜トランジスタ形のホトトランジスタが提案
されている。薄膜トランジスタは構造的に電解効果トラ
ンジスタであるため、入力インピーダンスが高い、電圧
制御形のデバイスであるなどの特徴を有しており、バイ
ポーラ型のものに比べ。
おいて、薄膜トランジスタ形のホトトランジスタが提案
されている。薄膜トランジスタは構造的に電解効果トラ
ンジスタであるため、入力インピーダンスが高い、電圧
制御形のデバイスであるなどの特徴を有しており、バイ
ポーラ型のものに比べ。
有利な点が多い、司かも製造方法が比較的簡単である。
しかしながら、上記従来例における薄膜形のホトトラン
ジスタは、ソース、ドレイン、ゲートの各電極が不透明
であり、ホトトランジスタのチャネル部のかなりの部分
がおおわれているため、光の利用率が低くなるという難
点を有していた。
ジスタは、ソース、ドレイン、ゲートの各電極が不透明
であり、ホトトランジスタのチャネル部のかなりの部分
がおおわれているため、光の利用率が低くなるという難
点を有していた。
本発明の目的は、上記ホトトランジスタにおける光の利
用効率を高め、高感度のホトトランジスタを提供するこ
とにある。
用効率を高め、高感度のホトトランジスタを提供するこ
とにある。
上記目的を達成するために本発明においては次のような
技術的手段を用いた。
技術的手段を用いた。
まず入力インピーダンスが大きく、電圧制御型の電界効
果型ホトトランジスタを実現するために、薄膜トランジ
スタを用いた。また、製造方法を容易にするためにブレ
ーナ型の薄膜トランジスタとした。
果型ホトトランジスタを実現するために、薄膜トランジ
スタを用いた。また、製造方法を容易にするためにブレ
ーナ型の薄膜トランジスタとした。
さらに良好なホトトランジスタ特性を得るためにソース
電極とゲート電極間、ドレイン電極とゲート電極間のい
ずれかあるいは双方にギャップを設けた。また光の導入
を容易にし、光の利用効率を増大するためソース電極、
ドレイン電極およびゲート電極の少なくとも1個を透明
電極とした。
電極とゲート電極間、ドレイン電極とゲート電極間のい
ずれかあるいは双方にギャップを設けた。また光の導入
を容易にし、光の利用効率を増大するためソース電極、
ドレイン電極およびゲート電極の少なくとも1個を透明
電極とした。
光センサであるためには不透明基板を用いることは制約
条件となるが1本発明においては簿膜トランジスタを用
いることにより透明基板すなわちガラス上へのホトトラ
ンジスタの形成を可能にした。
条件となるが1本発明においては簿膜トランジスタを用
いることにより透明基板すなわちガラス上へのホトトラ
ンジスタの形成を可能にした。
さらに光に対する感度を高めるために水素化非晶質シリ
コンを半導体層として用いている。水素化非晶質シリコ
ンは低温プロセスにより堆積可能な薄膜であり、長尺、
大面積のデバイスを作るのにとくに適した材料である。
コンを半導体層として用いている。水素化非晶質シリコ
ンは低温プロセスにより堆積可能な薄膜であり、長尺、
大面積のデバイスを作るのにとくに適した材料である。
プラズマCVD法に代表される製膜法はこの目的に特に
適した方法であり、ホトトランジスタの製造を簡略化す
るのに好適である。
適した方法であり、ホトトランジスタの製造を簡略化す
るのに好適である。
基板上に形成されたホトトランジスタはゲート電極、ゲ
ート絶縁膜、半魂体層、オーミックコンタクト層、ソー
ス電極、ドレイン電極からなる。
ート絶縁膜、半魂体層、オーミックコンタクト層、ソー
ス電極、ドレイン電極からなる。
ゲート電極は半導体層にチャネルを形成する電圧制御型
電極として動作する。ゲート電極とオーバーラツプする
部分の半導体領域は基本的には光が入射しないので、9
i気的スイツチ電極として動作する。
電極として動作する。ゲート電極とオーバーラツプする
部分の半導体領域は基本的には光が入射しないので、9
i気的スイツチ電極として動作する。
ソース電極とゲート電極間、ドレイン電極とゲート電極
間の間隙にある半導体層は光が照射する領域でホトキャ
リアが生成する。さらにソース電極およびドレイン電極
の透明電極を通しても光が入射し、ホトキャリアが生成
する。
間の間隙にある半導体層は光が照射する領域でホトキャ
リアが生成する。さらにソース電極およびドレイン電極
の透明電極を通しても光が入射し、ホトキャリアが生成
する。
ゲーhw極、ソース電極、ドレイン電極をプレーナ状に
形成することにより、ホトトランジスタの製造方法を容
易にした。
形成することにより、ホトトランジスタの製造方法を容
易にした。
以下1本発明の一実施例を第1図により説明する。
まず製造プロセスはつぎの通りである。基板1上にプラ
ズマCVD法により、半導体層としてのa−5i(水素
化非晶質シリコン)層2.ゲート絶縁膜の窒化シリコン
3をそれぞれ500nm。
ズマCVD法により、半導体層としてのa−5i(水素
化非晶質シリコン)層2.ゲート絶縁膜の窒化シリコン
3をそれぞれ500nm。
300nmの厚さに堆積する。堆積後ホトリソグラフィ
法により窒化シリコン3をパターニングし、この上にオ
ーミックコンタクト層であるn+のa−Si層4および
ゲート電極となるCrMをそれぞれプラズマCVD法お
よびスパッタ法にて堆積する。膜厚はそれぞれ30nm
、200nmである。
法により窒化シリコン3をパターニングし、この上にオ
ーミックコンタクト層であるn+のa−Si層4および
ゲート電極となるCrMをそれぞれプラズマCVD法お
よびスパッタ法にて堆積する。膜厚はそれぞれ30nm
、200nmである。
Cr膜をパターニングしてゲート電極6を形成した後、
ITOをスパッタ法により堆積し、パターニングを行っ
てソース電極5、ドレイン電極7を形成する。これらの
電極5,6.7をマスクにしてn+ 7m4を除去する
。これによりホトトランジスタが完成し、最後に保護膜
として窒化シリコン8を堆積し、コンタクトホールを形
成して全プロセスが完了する。
ITOをスパッタ法により堆積し、パターニングを行っ
てソース電極5、ドレイン電極7を形成する。これらの
電極5,6.7をマスクにしてn+ 7m4を除去する
。これによりホトトランジスタが完成し、最後に保護膜
として窒化シリコン8を堆積し、コンタクトホールを形
成して全プロセスが完了する。
プラズマCVD法は真空容器中にモノシランSiH4を
ベースにしたガスを導入し、RFパワーを印加すること
によりグロー放電によるプラズマを形成し、これにより
分解したSiおよび水素を基板上に堆積するものである
。この場合a −8i(i層)が形成されるが、5iH
aとともに窒素やアンモニアを導入すればSiNが形成
される。またホスフィン(PHa)を導入すればn型不
純物である燐をドープしたa−5iを形成することがで
きる。これらはゲート絶縁膜、保護膜およびオーミック
コンタクト層となる。なおi層およびn+層のa−8i
を形成する場合、5iHaに水素を加えて容器内に導入
することも有効である。
ベースにしたガスを導入し、RFパワーを印加すること
によりグロー放電によるプラズマを形成し、これにより
分解したSiおよび水素を基板上に堆積するものである
。この場合a −8i(i層)が形成されるが、5iH
aとともに窒素やアンモニアを導入すればSiNが形成
される。またホスフィン(PHa)を導入すればn型不
純物である燐をドープしたa−5iを形成することがで
きる。これらはゲート絶縁膜、保護膜およびオーミック
コンタクト層となる。なおi層およびn+層のa−8i
を形成する場合、5iHaに水素を加えて容器内に導入
することも有効である。
第1図に示したように本実施例においてはソース電極5
とゲート電極6.ドレイン電極7とゲート電極6の間に
間隙を有するようにパターニングを行う、ギャップ間隔
は5μmである。トランジスタのW/Lは500pm/
20μmである。すなわちゲート幅は10μmである。
とゲート電極6.ドレイン電極7とゲート電極6の間に
間隙を有するようにパターニングを行う、ギャップ間隔
は5μmである。トランジスタのW/Lは500pm/
20μmである。すなわちゲート幅は10μmである。
上記のように作製したホトトランジスタを第2図のよう
にバイアスし、光をゲートな極6側から照射してその特
性を評価した。
にバイアスし、光をゲートな極6側から照射してその特
性を評価した。
第3図は5 # OOOIt x 光照射時のドレイン
電圧とドレイン電流の関係を示したものである。ゲート
電極電位をソース電極電位と等電位もしくは負の電位と
したとき、ドレイン電流は低い水準に保持されるが、ゲ
ート電位を正にバイアスすると図に示したような良好な
飽和特性を持つドレイン電流が流れる。
電圧とドレイン電流の関係を示したものである。ゲート
電極電位をソース電極電位と等電位もしくは負の電位と
したとき、ドレイン電流は低い水準に保持されるが、ゲ
ート電位を正にバイアスすると図に示したような良好な
飽和特性を持つドレイン電流が流れる。
第4図は同じくゲート電圧を一定値(Vo=10V)に
設定したときのドレイン電流の光電依存性を示したもの
である。また第5図は同じ<s、oo。
設定したときのドレイン電流の光電依存性を示したもの
である。また第5図は同じ<s、oo。
Qx照射下のドレイン電流とゲート電圧の関係を示した
ものである。暗時および光照射下のドレイン電流の比(
Iphoto/ Idark)は600であり、満足す
べき値となっている。
ものである。暗時および光照射下のドレイン電流の比(
Iphoto/ Idark)は600であり、満足す
べき値となっている。
第6図は本発明の別の実施例を示したものである。
本実施例は第1図の実施例と類似であるが、透明電極と
その製作方法において異なる。ゲート絶縁膜である窒化
シリコン3をパターニング後、a−8iのn中層4をプ
ラズマCVD法により堆積し、ついでCrをスパッタ蒸
着法により堆積する。
その製作方法において異なる。ゲート絶縁膜である窒化
シリコン3をパターニング後、a−8iのn中層4をプ
ラズマCVD法により堆積し、ついでCrをスパッタ蒸
着法により堆積する。
この時、基板1は200℃に熱しておく、これによりn
+asi4とCrの間に界面反応層10が形成される。
+asi4とCrの間に界面反応層10が形成される。
この界面反応層10は非晶質シリサイドと呼ぶべき層で
あって、極めて薄くこと(〜2nm)が特徴である。前
記した特願昭57−220641に詳述されるように、
この界面層10はその蒲さにも拘らず伝導性が高く、ま
たその薄さの故に光をよく透過する。したがって透明導
電膜として有用なものである。
あって、極めて薄くこと(〜2nm)が特徴である。前
記した特願昭57−220641に詳述されるように、
この界面層10はその蒲さにも拘らず伝導性が高く、ま
たその薄さの故に光をよく透過する。したがって透明導
電膜として有用なものである。
本界面層10はCrに限らずMo、W、Ta。
Ta、V、Zr、Hf、NiおよびCuとイッた金属群
のなかの少なくとも一者を含有する金属であれば、同様
の結果を得ることができる。またこれら金属の堆積時に
基板を熱してもよく、常温近くで堆積後200℃近傍の
温度で熱処理することによっても形成することが可能で
ある。このとき熱処理の雰囲気はとくに問わない、真空
、窒素。
のなかの少なくとも一者を含有する金属であれば、同様
の結果を得ることができる。またこれら金属の堆積時に
基板を熱してもよく、常温近くで堆積後200℃近傍の
温度で熱処理することによっても形成することが可能で
ある。このとき熱処理の雰囲気はとくに問わない、真空
、窒素。
空気等の雰囲気で行っても殆んど同じ結果が得られる。
界面層10を形成した後、ソース電極5、ゲート電極6
.ドレイン電極7を分離して形成する。
.ドレイン電極7を分離して形成する。
このときCr膜界面反応層、n+a−8iJilも分離
のためエッチオフする。ついで、ソース電極5、ドレイ
ン電極7を部分的に残し、Crを除去する。
のためエッチオフする。ついで、ソース電極5、ドレイ
ン電極7を部分的に残し、Crを除去する。
これにより、界面反応層10のゲート電極寄りの領域が
露出する。この層は透明電極として作用する。この構造
では、入射光はソース電極とゲート電極の間隙およびド
レイン電極7とゲート電極6の間隙に入ってホトキャリ
アを生成するばかりでなく、露出した界面層を通っても
入射して半導体層に達してホトキャリアを生成する。こ
れにより十分なキャリアの供給が行われ、良好な特性を
有するホトトランジスタを得ることができる。
露出する。この層は透明電極として作用する。この構造
では、入射光はソース電極とゲート電極の間隙およびド
レイン電極7とゲート電極6の間隙に入ってホトキャリ
アを生成するばかりでなく、露出した界面層を通っても
入射して半導体層に達してホトキャリアを生成する。こ
れにより十分なキャリアの供給が行われ、良好な特性を
有するホトトランジスタを得ることができる。
本実施例の特徴はITOのようにプロセスに敏感な材料
を使うことなく、また簡単なプロセスでホトトランジス
タを作製することができる点である。
を使うことなく、また簡単なプロセスでホトトランジス
タを作製することができる点である。
第7図は本発明のもう一つの実施例を示したもガラス基
板1の上にCrによる遮光膜11を形成した後、絶縁膜
の窒化シリコン12を堆積する。
板1の上にCrによる遮光膜11を形成した後、絶縁膜
の窒化シリコン12を堆積する。
この上にa −S iの1層2、窒化シリコンのゲート
絶縁膜3を形成した後、バターニングを行う。
絶縁膜3を形成した後、バターニングを行う。
a−8iのn+層4、Crを堆積後、Crのパターニン
グを行う、ゲート@w46、ドレイン電極7がパターン
化されたCrにより影線される。ついで、I’1”Oを
スパッタ蒸着により形成し、透明なソース電極5を形成
する。更に、ソース電極5、ゲート電極6、ドレイン電
極7をマスクとして、n+a−8i4をエツチングして
除去し、最後に保護膜8を堆積する。
グを行う、ゲート@w46、ドレイン電極7がパターン
化されたCrにより影線される。ついで、I’1”Oを
スパッタ蒸着により形成し、透明なソース電極5を形成
する。更に、ソース電極5、ゲート電極6、ドレイン電
極7をマスクとして、n+a−8i4をエツチングして
除去し、最後に保護膜8を堆積する。
以上により、基板側からの光の影響を極小化することが
でき、暗電流の水準を非常に低くすることができる。第
8図は本発明の別の実施例を示したものでありゲートと
ソースおよびゲートとドレインが半導体層を間に介在す
るようないわゆるスタガー型のトランジスタでゲート電
極6がITOで出来ており、ソース、ドレイン電極5,
7はCrで作られている。光は半導体層のほぼ全面に照
射され、光感度特性の良好なホトトランジスタが得られ
る。
でき、暗電流の水準を非常に低くすることができる。第
8図は本発明の別の実施例を示したものでありゲートと
ソースおよびゲートとドレインが半導体層を間に介在す
るようないわゆるスタガー型のトランジスタでゲート電
極6がITOで出来ており、ソース、ドレイン電極5,
7はCrで作られている。光は半導体層のほぼ全面に照
射され、光感度特性の良好なホトトランジスタが得られ
る。
以上本発明を実施例に即して述べて来たが、本発明はこ
れら実施例に限定されるものではない。
れら実施例に限定されるものではない。
すなわち、半導体層は実施例で述べたa−8i以外にも
a−8iC,a−8iGe等の非晶質材料、あるいはt
U−V族、1−IV族の化合物半導体であってもよい。
a−8iC,a−8iGe等の非晶質材料、あるいはt
U−V族、1−IV族の化合物半導体であってもよい。
ゲート絶縁膜としては窒化シリコン以外にも、二酸化シ
リコン、T a zo s、 A Q to s等の酸
化物であってもよく、これらを積層したもの、すなわち
S i N/ S i Ox、Taxes/ S i
N、 A11zOs/ S i N等であってもよい、
またその製造方法もプラズマCVD法、スパッタ法等の
ドライプロセス、あるいは陽極化成に代表されるウェッ
トプロセスであってもよい。
リコン、T a zo s、 A Q to s等の酸
化物であってもよく、これらを積層したもの、すなわち
S i N/ S i Ox、Taxes/ S i
N、 A11zOs/ S i N等であってもよい、
またその製造方法もプラズマCVD法、スパッタ法等の
ドライプロセス、あるいは陽極化成に代表されるウェッ
トプロセスであってもよい。
また基板はガラス基板に限らず、不透明基板であっても
よい。
よい。
実施例においてはソース電極とゲート電極の間ツブがあ
る場合について述べたが、どちらかにオーバーラツプ部
があるホトトランジスタも可能である。
る場合について述べたが、どちらかにオーバーラツプ部
があるホトトランジスタも可能である。
たとえば、ゲート電極とドレイン電極がオーバーラツプ
部を有し、ソース/ゲート間に間隙を有してもよい、も
ちろん、この場合ゲートとドレインの間は窒化シリコン
のような絶縁膜が介在している必要がある。
部を有し、ソース/ゲート間に間隙を有してもよい、も
ちろん、この場合ゲートとドレインの間は窒化シリコン
のような絶縁膜が介在している必要がある。
本発明によれば、薄膜トランジスタ型のホトトランジス
タを新しく提供することができる。
タを新しく提供することができる。
本発明においてはゲート、ソース、ドレイン電極のうち
少なくとも1ケを透明電極とすることにより光の利用率
を高め光感度の高いホトトランジスタを得ることができ
る。
少なくとも1ケを透明電極とすることにより光の利用率
を高め光感度の高いホトトランジスタを得ることができ
る。
また透明電極を用いることによりプレーナ型のホトトラ
ンジスタを作ることも比較的容易となる。
ンジスタを作ることも比較的容易となる。
a −S iを半導体として用いることにより、光感度
が高く、I on / I off比およびI pho
to /I dark比の高いホトトランジスタを提供
することができる。
が高く、I on / I off比およびI pho
to /I dark比の高いホトトランジスタを提供
することができる。
透明電極に界面反応層を用いることにより製作が容易な
ホトトランジスタを提供できる。
ホトトランジスタを提供できる。
第1図および第6〜第8図は本発明の実施例のホトトラ
ンジスタの断面図、第2図は上記トランジスタへのバイ
アス印加例を示す回路図、第3〜第5図は第1図の実施
例のホトトランジスタの電流−電圧特性図である。 1・・・基板、2・・・半導体層、3・・・ゲート絶縁
膜、4・・・オーミックコンタクト、5・・・ソース電
極、6・・・ゲート電極、7・・・ドレイン電極、8・
・・保護膜、9・・・照射光、10・・・界面反応層、
11・・・遮光膜。 奉 早 力 Vq<v) 第 2 γ′ト 鞠 VcL(V)
ンジスタの断面図、第2図は上記トランジスタへのバイ
アス印加例を示す回路図、第3〜第5図は第1図の実施
例のホトトランジスタの電流−電圧特性図である。 1・・・基板、2・・・半導体層、3・・・ゲート絶縁
膜、4・・・オーミックコンタクト、5・・・ソース電
極、6・・・ゲート電極、7・・・ドレイン電極、8・
・・保護膜、9・・・照射光、10・・・界面反応層、
11・・・遮光膜。 奉 早 力 Vq<v) 第 2 γ′ト 鞠 VcL(V)
Claims (1)
- 【特許請求の範囲】 1、ゲート電極、ソース電極、ドレイン電極、ゲート絶
縁膜、半導体層を少なくとも有する薄膜トランジスタに
おいて、ゲート電極とソース電極間およびゲート電極と
ドレイン電極間のいずれかあるいは双方に重畳部分のな
いように電極が配置され、かつソース電極、ドレイン電
極、ゲート電極の内少なくともひとつが透明電極である
ことを特徴とするホトトランジスタ。 2、ゲート電極、ソース電極、ドレイン電極が同一平面
上に形成されたことを特徴とする請求項1記載のホトト
ランジスタ。 3、半導体層が水素化非晶質シリコンからなることを特
徴とする請求項1もしくは2記載のホトトランジスタ。 4、透明電極がITO(インジウム錫酸化物)であるこ
とを特徴とする請求項1乃至3記載のホトトランジスタ
。 5、透明電極が金属と水素化非晶質シリコンとの界面反
応層であることを特徴とする請求項3記載のホトトラン
ジスタ。 6、上記金属がCr、Mo、W、Ti、Ta、V、Zr
、Nb、Hf、NiおよびCu(7)群から選ばれた少
なくとも一者を含有する金属であることを特徴とする請
求項5記載のホトトランジスタ。 7、非晶質シリコン上に請求項6記載の金属群の少なく
とも一者を含有する金属を堆積して界面反応層を形成後
、所定領域の金属を除去することによりソース電極ドレ
イン電極、ゲート電極のうちの少なくともひとつを作成
することを特徴とする請求項3もしくは5もしくは6記
載のホトトランジスタの作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029793A JPH02210882A (ja) | 1989-02-10 | 1989-02-10 | ホトトランジスタとその作製方法 |
| KR1019890013765A KR910007142A (ko) | 1988-09-30 | 1989-09-25 | 박막 광트랜지스터와 그것을 사용한 광센서어레이 |
| EP89118067A EP0361515B1 (en) | 1988-09-30 | 1989-09-29 | Thin film phototransistor and photosensor array using the same |
| DE68923142T DE68923142T2 (de) | 1988-09-30 | 1989-09-29 | Dünnschicht-Phototransistor und solche Phototransistoren anwendende Photosensoranordnung. |
| US07/803,798 US5200634A (en) | 1988-09-30 | 1991-12-09 | Thin film phototransistor and photosensor array using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029793A JPH02210882A (ja) | 1989-02-10 | 1989-02-10 | ホトトランジスタとその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210882A true JPH02210882A (ja) | 1990-08-22 |
Family
ID=12285878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029793A Pending JPH02210882A (ja) | 1988-09-30 | 1989-02-10 | ホトトランジスタとその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210882A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035223A (ja) * | 2009-08-04 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 膜厚の決定方法、半導体装置の作製方法、半導体装置 |
| KR20110071386A (ko) * | 2009-12-21 | 2011-06-29 | 엘지디스플레이 주식회사 | 표시 장치의 포토 센서 및 이의 제조 방법 |
-
1989
- 1989-02-10 JP JP1029793A patent/JPH02210882A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035223A (ja) * | 2009-08-04 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 膜厚の決定方法、半導体装置の作製方法、半導体装置 |
| KR20110071386A (ko) * | 2009-12-21 | 2011-06-29 | 엘지디스플레이 주식회사 | 표시 장치의 포토 센서 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10475824B2 (en) | Display panel, its manufacturing method, and display device | |
| US4849797A (en) | Thin film transistor | |
| US20220359619A1 (en) | Optical-sensing device, manufacturing method thereof, and display panel | |
| JPS62122268A (ja) | 固体撮像素子 | |
| CN118472093A (zh) | 基于异质集成超表面的氧化镓日盲紫外探测器及方法 | |
| JPH02210882A (ja) | ホトトランジスタとその作製方法 | |
| JPS61159771A (ja) | 光起電力装置 | |
| JPS59181064A (ja) | 半導体装置 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0564862B2 (ja) | ||
| JP2938083B2 (ja) | 薄膜トランジスタおよびそれを用いた光センサ | |
| JPH10189977A (ja) | 薄膜トランジスタ素子 | |
| JPH0294576A (ja) | ホトトランジスタ | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| CN101128933A (zh) | 制造具有减小的像素串扰的图像传感器设备的方法 | |
| US20240243141A1 (en) | Photoelectric detector, detection substrate and manufacturing method therefor, and detection apparatus | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
| JPS5996775A (ja) | 非晶質シリコン光電変換装置 | |
| JPS6212160A (ja) | 光電変換素子の製造方法 | |
| JPH06326127A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP2919583B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61160971A (ja) | 光導電素子の製造方法 | |
| JPH0640584B2 (ja) | 薄膜トランジスタ | |
| JPH0815157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0463551B2 (ja) |