JPH02211065A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH02211065A JPH02211065A JP1064465A JP6446589A JPH02211065A JP H02211065 A JPH02211065 A JP H02211065A JP 1064465 A JP1064465 A JP 1064465A JP 6446589 A JP6446589 A JP 6446589A JP H02211065 A JPH02211065 A JP H02211065A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- capacitor
- diode
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 88
- 238000009499 grossing Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 37
- 238000004804 winding Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/0085—Partially controlled bridges
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/40—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC
- H02M5/42—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters
- H02M5/44—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC
- H02M5/453—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/458—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into DC by static converters using discharge tubes or semiconductor devices to convert the intermediate DC into AC using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、交流電源を整流平滑して得られる直流電力を
高周波電力に変換して負荷を駆動するインバータ装置に
関するものである。
高周波電力に変換して負荷を駆動するインバータ装置に
関するものである。
［従来の技術］
良未匠１
第１６図は従来の一般的なインバータ装置の回路図であ
る。交流電源Ｖｓの交流電圧は、ダイオードＤ３〜Ｄ、
よりなるダイオードブリッジ回路にて全波整流され、平
滑用のコンデンサＣ１にて平滑されて、直流電圧となる
。コンデンサＣ１の両端には、トランジスタＱ １．
Ｑ ｔの直列回路と、コンデンサＣ２、Ｃｓの直列回路
が並列的に接続されている。各トランジスタＱ、、Ｑ、
には、ダイオードＤ ＋ 、 Ｄ ２が逆並列接続され
ている。トランジスタＱ、、Ｑ２の接続点とコンデンサ
Ｃ２、Ｃｓの接続点の間には、負荷回路Ｒが接続されて
いる。トランジスタＱ、、Ｑ２は高速度で交互にオンオ
フするように駆動される。まず、トランジスタＱ１がオ
ン状態でトランジスタＱ２がオフ状態であるときには、
コンデンサＣ２からトランジスタＱ１を介して負荷回路
Ｒに一方向に電流が流れる０次に、トランジスタＱ１が
オフ状態でトランジスタＱ２がオン状態であるときには
、コンデンサＣ３からトランジスタＱ２を介して負荷回
路Ｒに逆方向に電流が流れる。したがって、負荷回路Ｒ
には高周波電力が供給されるものである０以上によりハ
ーフブリッジインバータ回路が構成されている。
る。交流電源Ｖｓの交流電圧は、ダイオードＤ３〜Ｄ、
よりなるダイオードブリッジ回路にて全波整流され、平
滑用のコンデンサＣ１にて平滑されて、直流電圧となる
。コンデンサＣ１の両端には、トランジスタＱ １．
Ｑ ｔの直列回路と、コンデンサＣ２、Ｃｓの直列回路
が並列的に接続されている。各トランジスタＱ、、Ｑ、
には、ダイオードＤ ＋ 、 Ｄ ２が逆並列接続され
ている。トランジスタＱ、、Ｑ２の接続点とコンデンサ
Ｃ２、Ｃｓの接続点の間には、負荷回路Ｒが接続されて
いる。トランジスタＱ、、Ｑ２は高速度で交互にオンオ
フするように駆動される。まず、トランジスタＱ１がオ
ン状態でトランジスタＱ２がオフ状態であるときには、
コンデンサＣ２からトランジスタＱ１を介して負荷回路
Ｒに一方向に電流が流れる０次に、トランジスタＱ１が
オフ状態でトランジスタＱ２がオン状態であるときには
、コンデンサＣ３からトランジスタＱ２を介して負荷回
路Ｒに逆方向に電流が流れる。したがって、負荷回路Ｒ
には高周波電力が供給されるものである０以上によりハ
ーフブリッジインバータ回路が構成されている。
第１７図は上記回路の動作波形図である０図中、Ｖｉｎ
は交流電源Ｖｓからの入力電圧、Ｉｉｎは交流電源Ｖｓ
からの入力電流、ｖｃｌは平滑用コンデンサＣＩに得ら
れる直流電圧、■は負荷回路Ｒの両端に得られる高周波
電圧である。同図に示すように、上記回路にあっては、
交流電源ＶＳの電源電圧Ｖｉｎがピーク値付近のときに
しか、入力電流Ｉｉｎが流れず、入力電流波形はパルス
状波形となり、そのピーク値も高い、このため、上記回
路では入力力率が低く、入力電流の歪率が大きく、高調
波成分が多く含まれる。
は交流電源Ｖｓからの入力電圧、Ｉｉｎは交流電源Ｖｓ
からの入力電流、ｖｃｌは平滑用コンデンサＣＩに得ら
れる直流電圧、■は負荷回路Ｒの両端に得られる高周波
電圧である。同図に示すように、上記回路にあっては、
交流電源ＶＳの電源電圧Ｖｉｎがピーク値付近のときに
しか、入力電流Ｉｉｎが流れず、入力電流波形はパルス
状波形となり、そのピーク値も高い、このため、上記回
路では入力力率が低く、入力電流の歪率が大きく、高調
波成分が多く含まれる。
良東λよ
第１８図は他の従来例の回路図である。この回路にあっ
ては、入力力率を改善するために、ダイオードＤ、〜Ｄ
、よりなるダイオードブリッジ回路の直流出力端とイン
バータ回路１の間に、チョッパー回路２を挿入したもの
である。このチョッパー回路２は昇圧型のチョッパー回
路であり、ダイオードブリッジ回路の直流出力端にイン
ダクタＬ２とトランジスタＱ、の直列回路を接続し、ト
ランジスタＱ３の両端に逆流阻止用のダイオードＤ、を
介して平滑用コンデンサＣ１を接続したものである。ト
ランジスタＱ、はドライブ回路４により高速でスイッチ
ングされる。まず、トランジスタＱ。
ては、入力力率を改善するために、ダイオードＤ、〜Ｄ
、よりなるダイオードブリッジ回路の直流出力端とイン
バータ回路１の間に、チョッパー回路２を挿入したもの
である。このチョッパー回路２は昇圧型のチョッパー回
路であり、ダイオードブリッジ回路の直流出力端にイン
ダクタＬ２とトランジスタＱ、の直列回路を接続し、ト
ランジスタＱ３の両端に逆流阻止用のダイオードＤ、を
介して平滑用コンデンサＣ１を接続したものである。ト
ランジスタＱ、はドライブ回路４により高速でスイッチ
ングされる。まず、トランジスタＱ。
がオンされると、ダイオードブリッジ回路の直流出力端
をインダクタし２で短絡することになる。
をインダクタし２で短絡することになる。
これにより、インダクタＬ２に流れる電流ＩＬ２は、第
２０図に示すように、ダイオードブリッジ回路の直流出
力電圧の大きさに比例した傾きで増加し、インダクタし
、にエネルギーが蓄えられて行く。
２０図に示すように、ダイオードブリッジ回路の直流出
力電圧の大きさに比例した傾きで増加し、インダクタし
、にエネルギーが蓄えられて行く。
次に、トランジスタＱ、がオフされると、インダクタし
、のエネルギーは放出され、ダイオードＤ７を介してコ
ンデンサＣ１を充電する。このとき、コンデンサＣＩに
は、ダイオードブリッジ回路の直流出力電圧にインダク
タし２の両端に生じる電圧を加えた電圧が充電されるの
で、コンデンサＣ３には交流電源Ｖｓのピーク値よりも
高い直流電圧ｖｃｌを得ることができる。また、従来例
１に比べると、コンデンサＣ３に充電電流が流れている
期間が長いので、コンデンサＣ７の電圧ｖｃ１は、より
平滑化される。
、のエネルギーは放出され、ダイオードＤ７を介してコ
ンデンサＣ１を充電する。このとき、コンデンサＣＩに
は、ダイオードブリッジ回路の直流出力電圧にインダク
タし２の両端に生じる電圧を加えた電圧が充電されるの
で、コンデンサＣ３には交流電源Ｖｓのピーク値よりも
高い直流電圧ｖｃｌを得ることができる。また、従来例
１に比べると、コンデンサＣ３に充電電流が流れている
期間が長いので、コンデンサＣ７の電圧ｖｃ１は、より
平滑化される。
このように、トランジスタＱ、を高速でオンオフさせる
ことで、インダクタし、を介して交流電源■３から常に
入力電流Ｉｉｎを流すことができ、インダクタＬ２の電
流波形は包絡線が正弦波状となる。これをＡＣフィルタ
３で電流が連続的になるようにフィルタリングすれば、
第２０図に示すように、入力電流Ｉｉｎは入力電圧Ｖｉ
ｎと同相の正弦波となり、入力力率はほぼ１となる。ま
た、入力電流の歪率は小さくなり、高調波成分が少なく
なる。ここで、ＡＣフィルタ３はインダクタＬ。
ことで、インダクタし、を介して交流電源■３から常に
入力電流Ｉｉｎを流すことができ、インダクタＬ２の電
流波形は包絡線が正弦波状となる。これをＡＣフィルタ
３で電流が連続的になるようにフィルタリングすれば、
第２０図に示すように、入力電流Ｉｉｎは入力電圧Ｖｉ
ｎと同相の正弦波となり、入力力率はほぼ１となる。ま
た、入力電流の歪率は小さくなり、高調波成分が少なく
なる。ここで、ＡＣフィルタ３はインダクタＬ。
とコンデンサＣ１よりなるローパスフィルタにて構成さ
れ、商用交流周波数に対しては低インピーダンスを呈し
５．トランジスタＱ３のスイッチング周波数に対しては
高インピーダンスを呈するように回路定数を設定しであ
る。なお、コンデンサＣ１に得られる電圧ｖｃ１はほぼ
完全に平滑された直流電圧となるので、負荷回路Ｒに印
加される高周波電圧の包絡線もフラットになる。
れ、商用交流周波数に対しては低インピーダンスを呈し
５．トランジスタＱ３のスイッチング周波数に対しては
高インピーダンスを呈するように回路定数を設定しであ
る。なお、コンデンサＣ１に得られる電圧ｖｃ１はほぼ
完全に平滑された直流電圧となるので、負荷回路Ｒに印
加される高周波電圧の包絡線もフラットになる。
ところが、この従来例２では、チョッパー回路２で一旦
直流電圧■ｃ１を得て、その後、別途設けたインバータ
回路１で交流に変換しているので、使用素子数が多くな
り、電力損失が大きくなったり、構成が複雑になったり
するという問題がある。
直流電圧■ｃ１を得て、その後、別途設けたインバータ
回路１で交流に変換しているので、使用素子数が多くな
り、電力損失が大きくなったり、構成が複雑になったり
するという問題がある。
なお、第１９図はハーフブリッジインバータ回路の駆動
方式を示す回路図である。ドライブ回路５によりトラン
ジスタＱ２のオンオフ信号を作成し、このオンオフ信号
を反転させてトランジスタＱ１のオンオフ信号を作成し
、後者をレベルシフト回路６を介してドライブ回路７に
信号伝達している。オンオフ信号は、高周波の矩形波信
号よりなり、無安定マルチバイブレータ等によって作る
ことができる。また、レベルシフト回路６は、パルスト
ランスやフォトカプラを用いて簡単に構成できる。ドラ
イブ回路５により作成されるトランジスタＱ２のオンオ
フ信号は、チョッパー回路２のトランジスタＱ、のオン
オフ信号として流用しても良い。
方式を示す回路図である。ドライブ回路５によりトラン
ジスタＱ２のオンオフ信号を作成し、このオンオフ信号
を反転させてトランジスタＱ１のオンオフ信号を作成し
、後者をレベルシフト回路６を介してドライブ回路７に
信号伝達している。オンオフ信号は、高周波の矩形波信
号よりなり、無安定マルチバイブレータ等によって作る
ことができる。また、レベルシフト回路６は、パルスト
ランスやフォトカプラを用いて簡単に構成できる。ドラ
イブ回路５により作成されるトランジスタＱ２のオンオ
フ信号は、チョッパー回路２のトランジスタＱ、のオン
オフ信号として流用しても良い。
良来涯１
第２１図はさらに他の従来例（例えば特開昭６０−１３
４７７６号公報参照）の回路図である。
４７７６号公報参照）の回路図である。
この回路にあっては、従来例２（第１８図）におけるチ
ョッパー回路２のトランジスタＱ、を、ハーフブリッジ
インバータ回路１における片方のトランジスタＱ２で兼
用したものである。トランジスタＱ ９． Ｑ ２は交
互にオンオフして負荷回路Ｒに高周波電力を供給するが
、トランジスタＱ、はチョッパー回路２のスイッチング
要素としても働く、すなわち、まず、トランジスタＱ２
がオンされると、ダイオードブリッジ回路の直流出力端
がインダクタし２にて短絡され、インダクタし、にエネ
ルギーが蓄積される０次に、トランジスタＱ２がオフさ
れると、ダイオードＤ１を介してコンデンサＣ，ヘイン
ダクタＬ２のエネルギーが放出される。つまり、トラン
ジスタＱ２が第１８図のトランジスタＱ、の働きを兼ね
ると共に、ダイオードＤ１が第１８図のダイオードＤ、
の（至）きを兼ねており、したがって、トランジスタＱ
、とダイオードＤ、を省略できる分、使用素子数が減る
という利点がある。
ョッパー回路２のトランジスタＱ、を、ハーフブリッジ
インバータ回路１における片方のトランジスタＱ２で兼
用したものである。トランジスタＱ ９． Ｑ ２は交
互にオンオフして負荷回路Ｒに高周波電力を供給するが
、トランジスタＱ、はチョッパー回路２のスイッチング
要素としても働く、すなわち、まず、トランジスタＱ２
がオンされると、ダイオードブリッジ回路の直流出力端
がインダクタし２にて短絡され、インダクタし、にエネ
ルギーが蓄積される０次に、トランジスタＱ２がオフさ
れると、ダイオードＤ１を介してコンデンサＣ，ヘイン
ダクタＬ２のエネルギーが放出される。つまり、トラン
ジスタＱ２が第１８図のトランジスタＱ、の働きを兼ね
ると共に、ダイオードＤ１が第１８図のダイオードＤ、
の（至）きを兼ねており、したがって、トランジスタＱ
、とダイオードＤ、を省略できる分、使用素子数が減る
という利点がある。
また、トランジスタＱ、のドライブ回路４も不要となる
。
。
ところが、この回路にあっては、ダイオードＤ３〜Ｄ、
で成るダイオードブリッジ回路とインバータ回路１は分
離されているので、ダイオードの数も多く未だ構成が複
雑である。また、チョッパー回路２とインバータ回路１
とで共用されるトランジスタＱ、及びダイオードＤ、の
みに、チョッパー電流とインバータ電流が同時に流れる
ため、インバータ回路１における片方のトランジスタＱ
２のみにストレスが集中するという問題があった。
で成るダイオードブリッジ回路とインバータ回路１は分
離されているので、ダイオードの数も多く未だ構成が複
雑である。また、チョッパー回路２とインバータ回路１
とで共用されるトランジスタＱ、及びダイオードＤ、の
みに、チョッパー電流とインバータ電流が同時に流れる
ため、インバータ回路１における片方のトランジスタＱ
２のみにストレスが集中するという問題があった。
良敦匠先
第２２図はさらに別の従来例の回路図である。
この回路にあっては、従来例２において、チョッパー回
路２のインダクタＬ２をダイオードＤ、〜Ｄ６よりなる
ダイオードブリッジ回路の交流入力端側に配置し、トラ
ンジスタＱ、、Ｑ、をダイオードブリッジ回路の片側の
直列接続ダイオードＤ ｓ 、 Ｄ ｓの各々の両端に
接続しである。
路２のインダクタＬ２をダイオードＤ、〜Ｄ６よりなる
ダイオードブリッジ回路の交流入力端側に配置し、トラ
ンジスタＱ、、Ｑ、をダイオードブリッジ回路の片側の
直列接続ダイオードＤ ｓ 、 Ｄ ｓの各々の両端に
接続しである。
以下、その動作について説明する。交流電源Ｖｓが正の
半サイクルにあるときに、トランジスタＱ。
半サイクルにあるときに、トランジスタＱ。
がオンすると、インダクタし１、トランジスタＱ１、ダ
イオードＤ４を通る経路で交流電源Ｖｓからインダクタ
し、に電流が流れ、インダクタＬ、ｔの電流は入力交流
電圧Ｖｉｎの瞬時値に比例した傾きで増加して行き、イ
ンダクタＬ２にエネルギーが蓄積される。そして、トラ
ンジスタＱ、がオフすると、インダクタし、のエネルギ
ーはダイオードＤｓ、コンデンサＣ１、ダイオードＤ４
を通る経路で放出され、コンデンサＣ３を充電する。そ
して、交流電源■３の正の半サイクルの間は、上記過程
を繰り返すことで、第２３図に示すように、インダクタ
し２に流れる電流ＩＬＩの包絡線を正の期間について正
弦波状とすることができる。
イオードＤ４を通る経路で交流電源Ｖｓからインダクタ
し、に電流が流れ、インダクタＬ、ｔの電流は入力交流
電圧Ｖｉｎの瞬時値に比例した傾きで増加して行き、イ
ンダクタＬ２にエネルギーが蓄積される。そして、トラ
ンジスタＱ、がオフすると、インダクタし、のエネルギ
ーはダイオードＤｓ、コンデンサＣ１、ダイオードＤ４
を通る経路で放出され、コンデンサＣ３を充電する。そ
して、交流電源■３の正の半サイクルの間は、上記過程
を繰り返すことで、第２３図に示すように、インダクタ
し２に流れる電流ＩＬＩの包絡線を正の期間について正
弦波状とすることができる。
次に、交流電源Ｖ３の負の半サイクルでは、トランジス
タＱ、がオンすると、ダイオードＤ１、トランジスタＱ
３、インダクタＬ２を通る経路で交流電源Ｖｓからイン
ダクタＬ２に電流が流れる。インダクタＬ２に流れる電
流は、入力交流電圧Ｖｉａの瞬時値に比例した傾きで、
正の半サイクルのときとは反対方向に増大して行き、イ
ンダクタＬ２にエネルギーが蓄積される。トランジスタ
Ｑ３がオフすると、インダクタし、のエネルギーは交流
電源ＶｓもしくはＡＣフィルター３のコンデンサＣ４、
ダイオードＤ３、コンデンサＣ３、ダイオードＤ６を通
る経路で放出され、コンデンサＣ１が充電される。そし
て、交流電源ｖ８の負の半サイクルの間、上記過程を繰
り返すことで、第２３図に示すように、インダクタし、
に流れる電流ＩＬ２の包路線を負の期間についても正弦
波状とすることができる。
タＱ、がオンすると、ダイオードＤ１、トランジスタＱ
３、インダクタＬ２を通る経路で交流電源Ｖｓからイン
ダクタＬ２に電流が流れる。インダクタＬ２に流れる電
流は、入力交流電圧Ｖｉａの瞬時値に比例した傾きで、
正の半サイクルのときとは反対方向に増大して行き、イ
ンダクタＬ２にエネルギーが蓄積される。トランジスタ
Ｑ３がオフすると、インダクタし、のエネルギーは交流
電源ＶｓもしくはＡＣフィルター３のコンデンサＣ４、
ダイオードＤ３、コンデンサＣ３、ダイオードＤ６を通
る経路で放出され、コンデンサＣ１が充電される。そし
て、交流電源ｖ８の負の半サイクルの間、上記過程を繰
り返すことで、第２３図に示すように、インダクタし、
に流れる電流ＩＬ２の包路線を負の期間についても正弦
波状とすることができる。
以上のように、トランジスタＱ、、Ｑ、を高速で交互に
オン・オフさせることで、交流電源Ｖｓの正負の半サイ
クルに同期して交流的に従来例２と同様なチョッパー動
作を行わせることができる。
オン・オフさせることで、交流電源Ｖｓの正負の半サイ
クルに同期して交流的に従来例２と同様なチョッパー動
作を行わせることができる。
そして、前段にＡＣフィルタ３を挿入することで、入力
電流を連続的にすることができ、入力電流の歪率を小さ
くすることができる。また、このときの入力電流は、は
ぼ入力電圧と同相の正弦波状にすることができ、入力力
率はほぼ１となる。
電流を連続的にすることができ、入力電流の歪率を小さ
くすることができる。また、このときの入力電流は、は
ぼ入力電圧と同相の正弦波状にすることができ、入力力
率はほぼ１となる。
この従来例では、入力電流の通過する半導体数が従来例
２の場合よりも少ないため、電力損失は低減される。ま
た、第２４図に示すように、チョッパー回路のトランジ
スタＱ、、Ｑ、はＭＯＳＦＥＴに置き換えることができ
、この場合、ＭＯＳＦＥＴの寄生ダイオードを利用でき
るため、逆並列ダイオードＤ ｓ 、 Ｄ ＠は省くこ
とができるから、使用素子数も減る。ＭＯＳＦＥＴの寄
生ダイオードは、図中、点線で示した。
２の場合よりも少ないため、電力損失は低減される。ま
た、第２４図に示すように、チョッパー回路のトランジ
スタＱ、、Ｑ、はＭＯＳＦＥＴに置き換えることができ
、この場合、ＭＯＳＦＥＴの寄生ダイオードを利用でき
るため、逆並列ダイオードＤ ｓ 、 Ｄ ＠は省くこ
とができるから、使用素子数も減る。ＭＯＳＦＥＴの寄
生ダイオードは、図中、点線で示した。
ところが、この従来例ではチョッパー回路２を構成する
ために、インバータ回路１とは別にスイッチング素子が
必要であり、インバータ回路１も含めた装置全体として
は、使用素子数が多く、構成が複雑になるという問題が
ある。
ために、インバータ回路１とは別にスイッチング素子が
必要であり、インバータ回路１も含めた装置全体として
は、使用素子数が多く、構成が複雑になるという問題が
ある。
［発明が解決しようとする課題］
上述のように、従来、各種のインバータ装置が提案され
ているが、入力力率を改善し、入力電流歪率を低減する
には、チョッパー回路を交流電源とインバータ回路の間
に設ける必要があり、このチョッパー回路を設けること
により、使用素子数が増加したり、電力損失が増加した
りするという問題があった。
ているが、入力力率を改善し、入力電流歪率を低減する
には、チョッパー回路を交流電源とインバータ回路の間
に設ける必要があり、このチョッパー回路を設けること
により、使用素子数が増加したり、電力損失が増加した
りするという問題があった。
本発明はこのような点（鑑みてなされたものであり、そ
の目的とするところは、上述の従来例の欠点を解消し、
使用素子数が少なく、電力損失も少なく、制御も簡単で
ありながら、高入力力率、低入力電流歪率を達成できる
インバータ装置を提供することにある。
の目的とするところは、上述の従来例の欠点を解消し、
使用素子数が少なく、電力損失も少なく、制御も簡単で
ありながら、高入力力率、低入力電流歪率を達成できる
インバータ装置を提供することにある。
［課題を解決するための手段］
本発明に係るインバータ装置にあっては、上記の課題を
解決するために、第１図に示すように、順方向に交互に
オンオフされ、逆方向電流は阻止しない第１のスイッチ
ング要素（Ｑｌ、ＤＩ）及び第２のスイッチング要素（
（ｈ、Ｄ２）を順方向が一致するように直列接続した回
路と、第１及び第２のダイオードＤ、、Ｄ、を順方向が
一致するように直列接続した回路とを、各ダイオードＤ
ｓ 、 Ｄ ４の順方向が各スイッチング要素（Ｑｌ
、Ｄ ＋）、（Ｑｔ、Ｄｘ）の逆方向と一致するように
並列接続し、第１及び第２のスイッチング要素（Ｑｌ、
ＤＩ）、（Ｑｌ、Ｄりの接続点と第１及び第２のダイオ
ードＤ 、、Ｄ 、の接続点の間に、インダクタし、を
介して交流電源Ｖｓを接続し、第１及び第２のスイッチ
ング要素（Ｑｌ。
解決するために、第１図に示すように、順方向に交互に
オンオフされ、逆方向電流は阻止しない第１のスイッチ
ング要素（Ｑｌ、ＤＩ）及び第２のスイッチング要素（
（ｈ、Ｄ２）を順方向が一致するように直列接続した回
路と、第１及び第２のダイオードＤ、、Ｄ、を順方向が
一致するように直列接続した回路とを、各ダイオードＤ
ｓ 、 Ｄ ４の順方向が各スイッチング要素（Ｑｌ
、Ｄ ＋）、（Ｑｔ、Ｄｘ）の逆方向と一致するように
並列接続し、第１及び第２のスイッチング要素（Ｑｌ、
ＤＩ）、（Ｑｌ、Ｄりの接続点と第１及び第２のダイオ
ードＤ 、、Ｄ 、の接続点の間に、インダクタし、を
介して交流電源Ｖｓを接続し、第１及び第２のスイッチ
ング要素（Ｑｌ。
ＤＩ）、（ＱＩＤりの直列回路の両端に第１のコンデン
サ（Ｃｍ、Ｃ３）を並列接続し、少なくとも一方のスイ
ッチング要素（Ｑｌ、ＤＩ又はＱ ｔ 、 Ｄ ｔ ）
と並列に負荷回路Ｒと第２のコンデンサＣｔ（又はＣ３
）の直列回路を接続して成るものである。
サ（Ｃｍ、Ｃ３）を並列接続し、少なくとも一方のスイ
ッチング要素（Ｑｌ、ＤＩ又はＱ ｔ 、 Ｄ ｔ ）
と並列に負荷回路Ｒと第２のコンデンサＣｔ（又はＣ３
）の直列回路を接続して成るものである。
［作用］
以下、本発明の原理について説明する。第７図は、コン
デンサ入力型整流回路の動作説明図である。この種の整
流回路の入力電圧−入力端子特性は不感帯を有する非線
形特性となる。正弦波状の入力電圧Ｖｉｎが、このよう
な不感帯を有する非線形回路に入力されると、入力電流
Ｉｉｎは尖頭電圧波形となる。したがって、入力力率は
低く、高調波成分を多く含むことになる。
デンサ入力型整流回路の動作説明図である。この種の整
流回路の入力電圧−入力端子特性は不感帯を有する非線
形特性となる。正弦波状の入力電圧Ｖｉｎが、このよう
な不感帯を有する非線形回路に入力されると、入力電流
Ｉｉｎは尖頭電圧波形となる。したがって、入力力率は
低く、高調波成分を多く含むことになる。
ここで、もし、入力正弦波電圧Ｖｉｎに高周波電圧を重
畳し、第８図に示すような入力電圧ＶＨＦを加えると、
この非線形回路は線形化されて、入力電流ＩＮＦの波形
は包絡線が正弦波に近い波形となる。これは非線形制御
系の線形化に使用されるデイザ−信号（高周波信号）の
原理を応用したものである。この高周波信号を含む入力
電流Ｉ）４ＦをローパスフィルタＬＰＦに通して高周波
成分を除去すると、正弦波に近い入力電流Ｉｉｎが得ら
れる。したがって、入力力率は高くなり、高調波成分も
少なくなる。
畳し、第８図に示すような入力電圧ＶＨＦを加えると、
この非線形回路は線形化されて、入力電流ＩＮＦの波形
は包絡線が正弦波に近い波形となる。これは非線形制御
系の線形化に使用されるデイザ−信号（高周波信号）の
原理を応用したものである。この高周波信号を含む入力
電流Ｉ）４ＦをローパスフィルタＬＰＦに通して高周波
成分を除去すると、正弦波に近い入力電流Ｉｉｎが得ら
れる。したがって、入力力率は高くなり、高調波成分も
少なくなる。
第１図はこの動作を行うための基本回路を示したもので
ある０図中、インダクタＬ ＋ 、 Ｌ ＊及びコンデ
ンサＣ１は、デイザ−信号を除去するローパスフィルタ
ー回路を構成している。インバータ部はハーフブリッジ
構成を有しており、負荷回路Ｒの両端には方形波状の高
周波電圧を発生する。もし、交流電源Ｖｓの一端をコン
デンサＣ３とＣ，の接続点に′接続したならば、この回
路は単相倍電圧整流回路となる０本回路では、図示のよ
うに、コンデンサＣ２とＣ１の接続点に一端を接続され
た負荷回路Ｒの他端に交流電源■８の一端を接続しであ
るから、交流電源Ｖｓに負荷回路Ｒの両端の高周波電圧
に相当するデイザ−信号（高周波信号）を重畳させて単
相倍電圧整流回路に印加することに相当し、第８図に示
す原理により正弦波に近い入力電流を得ることができる
ものである。
ある０図中、インダクタＬ ＋ 、 Ｌ ＊及びコンデ
ンサＣ１は、デイザ−信号を除去するローパスフィルタ
ー回路を構成している。インバータ部はハーフブリッジ
構成を有しており、負荷回路Ｒの両端には方形波状の高
周波電圧を発生する。もし、交流電源Ｖｓの一端をコン
デンサＣ３とＣ，の接続点に′接続したならば、この回
路は単相倍電圧整流回路となる０本回路では、図示のよ
うに、コンデンサＣ２とＣ１の接続点に一端を接続され
た負荷回路Ｒの他端に交流電源■８の一端を接続しであ
るから、交流電源Ｖｓに負荷回路Ｒの両端の高周波電圧
に相当するデイザ−信号（高周波信号）を重畳させて単
相倍電圧整流回路に印加することに相当し、第８図に示
す原理により正弦波に近い入力電流を得ることができる
ものである。
本発明の更に詳しい構成及び作用については、以下の実
施例の説明において詳述する。
施例の説明において詳述する。
［実施例１］
第１図は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。トランジスタＱ
、、Ｑ、はバイポーラ型のトランジスタよりなる。トラ
ンジスタＱ、のエミッタは、トランジスタＱ２のコレク
タに接続されている。トランジスタＱ、、Ｑ２のコレク
タ及びエミッタには、ダイオードＤ ＋ 、 Ｄ ２の
カソード及びアノードが夫々接続されている。トランジ
スタＱ、のベース・エミッタ間には、第１の矩形波信号
が入力されており、トランジスタＱ２のベース・エミッ
タ間には、第１の矩形波信号が高レベルのときに低レベ
ルとなり、第１の矩形波信号が低レベルのときに高レベ
ルとなる第２の矩形波信号が入力されている。これによ
り、トランジスタＱ １． Ｑ ！は交互にオンオフさ
れる。トランジスタＱ、のコレクタにはダイオードＤ３
のカソードが接続され、ダイオードＤ。
、、Ｑ、はバイポーラ型のトランジスタよりなる。トラ
ンジスタＱ、のエミッタは、トランジスタＱ２のコレク
タに接続されている。トランジスタＱ、、Ｑ２のコレク
タ及びエミッタには、ダイオードＤ ＋ 、 Ｄ ２の
カソード及びアノードが夫々接続されている。トランジ
スタＱ、のベース・エミッタ間には、第１の矩形波信号
が入力されており、トランジスタＱ２のベース・エミッ
タ間には、第１の矩形波信号が高レベルのときに低レベ
ルとなり、第１の矩形波信号が低レベルのときに高レベ
ルとなる第２の矩形波信号が入力されている。これによ
り、トランジスタＱ １． Ｑ ！は交互にオンオフさ
れる。トランジスタＱ、のコレクタにはダイオードＤ３
のカソードが接続され、ダイオードＤ。
のアノードはダイオードＤ４のカソードに接続され、ダ
イオードＤ、のアノードはトランジスタＱ２のエミッタ
に接続されている。トランジスタＱ１のコレクタには、
コンデンサＣ２の一端が接続され、コンデンサＣ１の他
端はコンデンサＣ３の一端に接続され、コンデンサＣ２
の他端はトランジスタＱ２のエミッタに接続されている
。トランジスタＱ、、Ｑ、の接続点とコンデンサＣ，，
Ｃ，の接続点の間には、負荷回路Ｒが接続されている０
本実施例では、説明を簡単化するために負荷回路Ｒとし
て抵抗素子を用いているが、誘導性リアクタンスや容量
性リアクタンスを含んでいても良い、トランジスタＱ、
、Ｑ、の接続点は交流電源Ｖｓの一端に接続されている
。交流電源Ｖｓの他端は、インダクタＬ ＋ 、 Ｌ
ｚを介して、ダイオードＤ ｓ 、 Ｄ ４の接続点に
接続されている。インダクタＬ Ｌ、 Ｌ ｔの接続点
と交流電源Ｖ８の一端との間には、コンデンサＣ４が接
続されている。インダクタし、とコンデンサＣ４はＡＣ
フィルタ３を構成している。また、トランジスタＱ、、
Ｑ２とダイオードＤ、、Ｄｔ及びコンデンサＣ＊ 、
Ｃｓは、ダイオードＤ、、Ｄ、及びインダクタし、と共
にチョッパー回路２を構成し、且つ負荷回路Ｒと共にイ
ンバータ回路１を構成している。
イオードＤ、のアノードはトランジスタＱ２のエミッタ
に接続されている。トランジスタＱ１のコレクタには、
コンデンサＣ２の一端が接続され、コンデンサＣ１の他
端はコンデンサＣ３の一端に接続され、コンデンサＣ２
の他端はトランジスタＱ２のエミッタに接続されている
。トランジスタＱ、、Ｑ、の接続点とコンデンサＣ，，
Ｃ，の接続点の間には、負荷回路Ｒが接続されている０
本実施例では、説明を簡単化するために負荷回路Ｒとし
て抵抗素子を用いているが、誘導性リアクタンスや容量
性リアクタンスを含んでいても良い、トランジスタＱ、
、Ｑ、の接続点は交流電源Ｖｓの一端に接続されている
。交流電源Ｖｓの他端は、インダクタＬ ＋ 、 Ｌ
ｚを介して、ダイオードＤ ｓ 、 Ｄ ４の接続点に
接続されている。インダクタＬ Ｌ、 Ｌ ｔの接続点
と交流電源Ｖ８の一端との間には、コンデンサＣ４が接
続されている。インダクタし、とコンデンサＣ４はＡＣ
フィルタ３を構成している。また、トランジスタＱ、、
Ｑ２とダイオードＤ、、Ｄｔ及びコンデンサＣ＊ 、
Ｃｓは、ダイオードＤ、、Ｄ、及びインダクタし、と共
にチョッパー回路２を構成し、且つ負荷回路Ｒと共にイ
ンバータ回路１を構成している。
以下、本実施例の動作について説明する。
第２図は本実施例の動作波形図であり、第３図乃至第６
図は本実施例の動作説明のための回路図である。
図は本実施例の動作説明のための回路図である。
まず、交流電源Ｖｓが正の半サイクルのときに、トラン
ジスタＱ、がオンすると、第３図に示すように、インダ
クタし６、ダイオードＤ５、トランジスタＱ１を通る経
路で交流電源Ｖｓからインダクタし２に電流が流れ、そ
の電流値は入力交流電圧Ｖｉｎの瞬時値に比例した傾き
で増加していく、このとき、トランジスタＱ１はインバ
ータ用のスイッチング素子としても機能し、コンデンサ
Ｃ２からトランジスタＱ、を介して負荷回路Ｒに電流を
流す。
ジスタＱ、がオンすると、第３図に示すように、インダ
クタし６、ダイオードＤ５、トランジスタＱ１を通る経
路で交流電源Ｖｓからインダクタし２に電流が流れ、そ
の電流値は入力交流電圧Ｖｉｎの瞬時値に比例した傾き
で増加していく、このとき、トランジスタＱ１はインバ
ータ用のスイッチング素子としても機能し、コンデンサ
Ｃ２からトランジスタＱ、を介して負荷回路Ｒに電流を
流す。
次に、トランジスタＱ１がオフすると、第４図に示すよ
うに、インダクタＬ２、ダイオードＤ２、コンデンサＣ
２、負荷回路Ｒ１交流電源Ｖｓを通る経路、並びに、イ
ンダクタＬ７、ダイオードＤ３、コンデンサＣ２，Ｃ、
、ダイオードＤ２、交流電源Ｖｓを通る経路（図示せず
）で、インダクタし２のエネルギーが放出され、コンデ
ンサＣ８及びＣ５を充電する。このとき、トランジスタ
Ｑ２がオンしており、コンデンサＣ３から負荷回路Ｒ、
トランジスタＱ２を通る経路で、第３図に示す方向とは
逆方向に負荷回路Ｒに電流を流す。
うに、インダクタＬ２、ダイオードＤ２、コンデンサＣ
２、負荷回路Ｒ１交流電源Ｖｓを通る経路、並びに、イ
ンダクタＬ７、ダイオードＤ３、コンデンサＣ２，Ｃ、
、ダイオードＤ２、交流電源Ｖｓを通る経路（図示せず
）で、インダクタし２のエネルギーが放出され、コンデ
ンサＣ８及びＣ５を充電する。このとき、トランジスタ
Ｑ２がオンしており、コンデンサＣ３から負荷回路Ｒ、
トランジスタＱ２を通る経路で、第３図に示す方向とは
逆方向に負荷回路Ｒに電流を流す。
このように、交流電源Ｖｓが正の半サイクルでは、トラ
ンジスタＱ、がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタＱ２
はインバータ用のスイッチング素子としてだけ機能する
。
ンジスタＱ、がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタＱ２
はインバータ用のスイッチング素子としてだけ機能する
。
次に、交流電源Ｖ３が負の半サイクルのときに、トラン
ジスタＱ°２がオンすると、第５図に示すように、交流
電源ＶＳ、トランジスタＱ２、ダイオードＤ４、インダ
クタＬ２を通る経路で、インダクタし、に電流が流れ、
その電流値は入力交流電圧Ｖｉｎの瞬時値に比例した傾
きで増加して行く、このとき、トランジスタＱ、はイン
バータ用のスイッチング素子としても機能し、コンデン
サＣｓから負荷回路Ｒ、トランジスタＱ、を通る経路で
負荷回路Ｒに電流を流す。
ジスタＱ°２がオンすると、第５図に示すように、交流
電源ＶＳ、トランジスタＱ２、ダイオードＤ４、インダ
クタＬ２を通る経路で、インダクタし、に電流が流れ、
その電流値は入力交流電圧Ｖｉｎの瞬時値に比例した傾
きで増加して行く、このとき、トランジスタＱ、はイン
バータ用のスイッチング素子としても機能し、コンデン
サＣｓから負荷回路Ｒ、トランジスタＱ、を通る経路で
負荷回路Ｒに電流を流す。
次に、トランジスタＱ２がオフすると、第６図に示すよ
うに、交流電源ｖ３、負荷回路Ｒ、コンデンサＣ５、ダ
イオードＤ４、インダクタＬ２を通る経路、並びに、交
流電源Ｖｓ、ダイオードＤ１、コンデンサＣ２，Ｃ３、
ダイオードＤ１、インダクタＬ２を通る経路（図示せず
）で、インダクタＬ２のエネルギーが放出され、コンデ
ンサＣ２及びＣｓを充電する。このとき、トランジスタ
Ｑ、がオンしており、コンデンサＣ２からトランジスタ
Ｑ、を介して、第５図に示す方向とは逆方向に負荷回路
Ｒに電流を流す。
うに、交流電源ｖ３、負荷回路Ｒ、コンデンサＣ５、ダ
イオードＤ４、インダクタＬ２を通る経路、並びに、交
流電源Ｖｓ、ダイオードＤ１、コンデンサＣ２，Ｃ３、
ダイオードＤ１、インダクタＬ２を通る経路（図示せず
）で、インダクタＬ２のエネルギーが放出され、コンデ
ンサＣ２及びＣｓを充電する。このとき、トランジスタ
Ｑ、がオンしており、コンデンサＣ２からトランジスタ
Ｑ、を介して、第５図に示す方向とは逆方向に負荷回路
Ｒに電流を流す。
このように、交流電源Ｖｓが負の半サイクルでは、トラ
ンジスタＱ２がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタＱ１はインバータ用のスイッチング素子としてだけ
機能する。
ンジスタＱ２がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタＱ１はインバータ用のスイッチング素子としてだけ
機能する。
したがって、本実施例にあっては、インバータ用スイッ
チング素子がチョッパー用スイッチング素子を兼ね、且
つ少ない素子数で構成されており、電力損失が少なく、
回路構成も簡単になるという利点がある。また、本実施
例にあっては、交流電源Ｖｓの半サイクル毎に各トラン
ジスタＱ、、Ｑ、が交互にチョッパー用のスイッチング
素子として働くので、従来例３に比べて、スイッチング
素子１涸当たりのストレスが軽減されるという利点があ
り、またスイッチング素子（トランジスタＱ、、Ｑ、）
の電力損失のバランスが取れているので、例えば放熱構
造は同じで良い、さらに、スイッチング素子（トランジ
スタＱ、、Ｑ、）はインバータ用のスイッチング素子と
しても動作しているから、従来例２゜４のように、別個
にチョッパー駆動回路を設ける必要がなく、また駆動回
路の構成も簡単化される。
チング素子がチョッパー用スイッチング素子を兼ね、且
つ少ない素子数で構成されており、電力損失が少なく、
回路構成も簡単になるという利点がある。また、本実施
例にあっては、交流電源Ｖｓの半サイクル毎に各トラン
ジスタＱ、、Ｑ、が交互にチョッパー用のスイッチング
素子として働くので、従来例３に比べて、スイッチング
素子１涸当たりのストレスが軽減されるという利点があ
り、またスイッチング素子（トランジスタＱ、、Ｑ、）
の電力損失のバランスが取れているので、例えば放熱構
造は同じで良い、さらに、スイッチング素子（トランジ
スタＱ、、Ｑ、）はインバータ用のスイッチング素子と
しても動作しているから、従来例２゜４のように、別個
にチョッパー駆動回路を設ける必要がなく、また駆動回
路の構成も簡単化される。
なお、交流電源ＶｓとインダクタＬ２の間に、ＡＣフィ
ルタ３を挿入して入力電流を連続的にすることにより、
入力電流歪率を低減することができ、また、入力電流を
入力電圧と同相の正弦波にできるので、入力力率はほぼ
１となることは言うまでもない、第２図は第１図に示す
回路を適切に設計した試作例についての実験結果を示し
ており、図中、Ｖｉｎは入力電圧波形、Ｉｉｎは入力電
流波形である。この実験例では、９９％の力率、９４％
の効率が得られた。
ルタ３を挿入して入力電流を連続的にすることにより、
入力電流歪率を低減することができ、また、入力電流を
入力電圧と同相の正弦波にできるので、入力力率はほぼ
１となることは言うまでもない、第２図は第１図に示す
回路を適切に設計した試作例についての実験結果を示し
ており、図中、Ｖｉｎは入力電圧波形、Ｉｉｎは入力電
流波形である。この実験例では、９９％の力率、９４％
の効率が得られた。
なお、本実施例におけるダイオードＤ、、Ｄ、はコンデ
ンサＣｔ 、 Ｃｓを充電して負荷回路Ｒに安定した平
滑出力を供給するものである。つまり、第１図における
ダイオードＤ Ｉ、 Ｄ ｔを除去した場合、第４図及
び第６図図示のように、コンデンサＣ２゜Ｃ１を充電す
る経路は一応存在するが、負荷回路Ｒを介した経路とな
るので、安定した平滑出力を供給するにはトランジスタ
Ｑ、、Ｑ、の制御に工夫を要したり、負荷回路Ｒのイン
ピーダンス値に制約が生じたりする恐れがある。
ンサＣｔ 、 Ｃｓを充電して負荷回路Ｒに安定した平
滑出力を供給するものである。つまり、第１図における
ダイオードＤ Ｉ、 Ｄ ｔを除去した場合、第４図及
び第６図図示のように、コンデンサＣ２゜Ｃ１を充電す
る経路は一応存在するが、負荷回路Ｒを介した経路とな
るので、安定した平滑出力を供給するにはトランジスタ
Ｑ、、Ｑ、の制御に工夫を要したり、負荷回路Ｒのイン
ピーダンス値に制約が生じたりする恐れがある。
第９図は本実施例の一変形例であり、トランジスタＱ、
、Ｑ、とじてＭＯＳ Ｆ ＥＴを使用している。
、Ｑ、とじてＭＯＳ Ｆ ＥＴを使用している。
このようにすれば、ダイオードＤ ＋ 、 Ｄ ｔはＭ
ＯＳＦＥＴの寄生ダイオードで代用できるので、使用素
子数が減り、回路構成を更に簡単化できるものである。
ＯＳＦＥＴの寄生ダイオードで代用できるので、使用素
子数が減り、回路構成を更に簡単化できるものである。
［実施例２］
第１０図は本発明の第２実施例の回路図である。
本実施例にあっては、インバータ回路を変形ハーフブリ
ッジインバータで構成したものである。第１実施例と比
較すると、２個のコンデンサＣ２、Ｃｓよりなる平滑コ
ンデンサを１個のコンデンサＣにまとめた点、並びに、
ハーフブリッジインバータの電源用コンデンサＣ２、Ｃ
ｓを１つのコンデンサＣ２にまとめた点のみが異なり、
その他の構成については第１実施例と同様である。
ッジインバータで構成したものである。第１実施例と比
較すると、２個のコンデンサＣ２、Ｃｓよりなる平滑コ
ンデンサを１個のコンデンサＣにまとめた点、並びに、
ハーフブリッジインバータの電源用コンデンサＣ２、Ｃ
ｓを１つのコンデンサＣ２にまとめた点のみが異なり、
その他の構成については第１実施例と同様である。
以下、本実施例の動作について説明する。
まず、交流電源Ｖｓが正の半サイクルのとき、トランジ
スタＱ、がオンすると、インダクタし２、ダイオードＤ
３、トランジスタＱ１を通る経路で交流電源Ｖｓからイ
ンダクタＬ２に電流が流れ、その電流値は交流入力電圧
Ｖｉｎの瞬時値に応じた傾きで増加していく、一方、ト
ランジスタＱ１はインバータ用のスイッチング素子とし
ても働き、コンデンサＣ２からトランジスタＱ１を介し
て負荷回路Ｒに電流を流す、このとき、負荷回路Ｒには
、コンデンサＣ１の電圧ｖｃ、が図示された極性で印加
される。そして、トランジスタＱ１がオフすると、イン
ダクタし、のエネルギーはダイオードＤｓ、コンデンサ
Ｃ２、負荷回路Ｒ１交流電源Ｖｓを通る経路で放出され
、コンデンサＣ１を充電する。と同時に、インダクタＬ
２からダイオードＤ５、コンデンサＣＩ、ダイオードＤ
２、交流電源Ｖｓを通る経路でもインダクタＬ２のエネ
ルギーが放出され、コンデンサＣＩも充電される。この
とき、トランジスタＱ２がオンしており、コンデンサＣ
１からコンデンサＣ２、負荷回路Ｒ、トランジスタＱ２
を通る経路で電流が流れており、負荷回路Ｒの両端には
、コンデンサＣ５の電圧ｖｃ、からコンデンサＣ２の電
圧ＶＣ２を差し引いた電圧（Ｖｃ＋ Ｖｃｚ）が図示
された極性とは逆方向に印加される。
スタＱ、がオンすると、インダクタし２、ダイオードＤ
３、トランジスタＱ１を通る経路で交流電源Ｖｓからイ
ンダクタＬ２に電流が流れ、その電流値は交流入力電圧
Ｖｉｎの瞬時値に応じた傾きで増加していく、一方、ト
ランジスタＱ１はインバータ用のスイッチング素子とし
ても働き、コンデンサＣ２からトランジスタＱ１を介し
て負荷回路Ｒに電流を流す、このとき、負荷回路Ｒには
、コンデンサＣ１の電圧ｖｃ、が図示された極性で印加
される。そして、トランジスタＱ１がオフすると、イン
ダクタし、のエネルギーはダイオードＤｓ、コンデンサ
Ｃ２、負荷回路Ｒ１交流電源Ｖｓを通る経路で放出され
、コンデンサＣ１を充電する。と同時に、インダクタＬ
２からダイオードＤ５、コンデンサＣＩ、ダイオードＤ
２、交流電源Ｖｓを通る経路でもインダクタＬ２のエネ
ルギーが放出され、コンデンサＣＩも充電される。この
とき、トランジスタＱ２がオンしており、コンデンサＣ
１からコンデンサＣ２、負荷回路Ｒ、トランジスタＱ２
を通る経路で電流が流れており、負荷回路Ｒの両端には
、コンデンサＣ５の電圧ｖｃ、からコンデンサＣ２の電
圧ＶＣ２を差し引いた電圧（Ｖｃ＋ Ｖｃｚ）が図示
された極性とは逆方向に印加される。
次に、交流電源Ｖｓが負の半サイクルのときに、トラン
ジスタＱ２がオンすると、トランジスタＱ２、ダイオー
ドＤ１、インダクタし、を通る経路で交流電源Ｖｓから
インダクタし、に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に応じた傾きで増加して行く、一方、
トランジスタＱ、はインバータ用のスイッチング素子と
しても働き、コンデンサＣ＋からコンデンサＣ３、負荷
回路Ｒ、トランジスタＱ２を通る経路で、電流を流して
おり、負荷には（Ｖｃ＋ ＶＣりの電圧が図示された
極性とは逆方向に印加される。そして、トランジスタＱ
２がオフすると、インダクタＬ２のエネルギーが交流電
源Ｖｓ、ダイオードＤ７、コンデンサＣ１、ダイオード
Ｄ４、インダクタし２を通る経路で放出され、コンデン
サＣ１が充電される。このとき、トランジスタＱ１がオ
ンしており、コンデンサＣ２からトランジスタＱ１を介
して、負荷回路Ｒに電流を流しており、負荷回路Ｒには
コンデンサＣ２の電圧ｖｃ２が図示された極性で印加さ
れる。したがって、本実施例の動作波形は第２図と同様
となる。
ジスタＱ２がオンすると、トランジスタＱ２、ダイオー
ドＤ１、インダクタし、を通る経路で交流電源Ｖｓから
インダクタし、に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に応じた傾きで増加して行く、一方、
トランジスタＱ、はインバータ用のスイッチング素子と
しても働き、コンデンサＣ＋からコンデンサＣ３、負荷
回路Ｒ、トランジスタＱ２を通る経路で、電流を流して
おり、負荷には（Ｖｃ＋ ＶＣりの電圧が図示された
極性とは逆方向に印加される。そして、トランジスタＱ
２がオフすると、インダクタＬ２のエネルギーが交流電
源Ｖｓ、ダイオードＤ７、コンデンサＣ１、ダイオード
Ｄ４、インダクタし２を通る経路で放出され、コンデン
サＣ１が充電される。このとき、トランジスタＱ１がオ
ンしており、コンデンサＣ２からトランジスタＱ１を介
して、負荷回路Ｒに電流を流しており、負荷回路Ｒには
コンデンサＣ２の電圧ｖｃ２が図示された極性で印加さ
れる。したがって、本実施例の動作波形は第２図と同様
となる。
以上のように、トランジスタＱ、、Ｑ、を交互にオンオ
フさせて、負荷回路Ｒは高周波の電力を供給すると共に
、交流電源Ｖｓの正負の半サイクル毎にどちらか一方の
トランジスタがチョッパー用のトランジスタとしての働
きを行うものであり、その切替わりは自動的に行われる
。なお、本実施例において、コンデンサＣ２の容量を適
当な値に選べば、Ｖ ｃｚ ＝ Ｖ ｃ ＋ ／ ２と
することができ、負荷回路Ｒには正負対称な高周波電圧
及び電流を供給することができる。
フさせて、負荷回路Ｒは高周波の電力を供給すると共に
、交流電源Ｖｓの正負の半サイクル毎にどちらか一方の
トランジスタがチョッパー用のトランジスタとしての働
きを行うものであり、その切替わりは自動的に行われる
。なお、本実施例において、コンデンサＣ２の容量を適
当な値に選べば、Ｖ ｃｚ ＝ Ｖ ｃ ＋ ／ ２と
することができ、負荷回路Ｒには正負対称な高周波電圧
及び電流を供給することができる。
［実施例３］
第１１図は本発明の第３実施例の回路図である。
本実施例にあっては、第２実施例において、トランジス
タＱ１の両端に並列接続された負荷回路Ｒとコンデンサ
Ｃ！の直列回路を除去し、代わりに、トランジスタＱ！
の両端に負荷回路ＲとコンデンサＣｓの直列回路を並列
接続したものであり、その動作については、第２実施例
と同様である。
タＱ１の両端に並列接続された負荷回路Ｒとコンデンサ
Ｃ！の直列回路を除去し、代わりに、トランジスタＱ！
の両端に負荷回路ＲとコンデンサＣｓの直列回路を並列
接続したものであり、その動作については、第２実施例
と同様である。
なお、実施例２．３についても実施例１と同様に、トラ
ンジスタＱ、、Ｑ、とじてＭＯＳＦＥＴを用いることで
ダイオードＤ、、Ｄ、を省けることは言うまでもない。
ンジスタＱ、、Ｑ、とじてＭＯＳＦＥＴを用いることで
ダイオードＤ、、Ｄ、を省けることは言うまでもない。
［実施例４］
第１２図は本発明の第４実施例の回路図である。
本実施例にあっては、スイッチング素子にバイポーラト
ランジスタを用い、ベース・エミッタ間にダイオードＤ
ｓ、Ｄ、を逆並列接続し、ベース・コレクタ間のＰＮ接
合ダイオードを利用して、トランジスタＱ、、Ｑ、のエ
ミッタからコレクタ方向への逆電流通電経路を形成した
ものである。この構成では、トランジスタＱ ＋ 、
Ｑ−のオフ時にトランジスタＱ、、Ｑ、の両端に加わる
電圧の大部分をベース・コレクタ間のＰＮ接合ダイオー
ドが分担するので、ベース・エミッタ間に接続するダイ
オードＤ ＊ 、 Ｄ ＊は低耐圧のものが使用できる
。したがって、回路は小型で構成が簡単になる。なお、
ベース・エミッタ間のダイオードＤ ｓ 、 Ｄ ＊は
インピーダンス素子Ｚ ＋ 、 Ｚ ＊ （例えば抵抗
等）としても良い。
ランジスタを用い、ベース・エミッタ間にダイオードＤ
ｓ、Ｄ、を逆並列接続し、ベース・コレクタ間のＰＮ接
合ダイオードを利用して、トランジスタＱ、、Ｑ、のエ
ミッタからコレクタ方向への逆電流通電経路を形成した
ものである。この構成では、トランジスタＱ ＋ 、
Ｑ−のオフ時にトランジスタＱ、、Ｑ、の両端に加わる
電圧の大部分をベース・コレクタ間のＰＮ接合ダイオー
ドが分担するので、ベース・エミッタ間に接続するダイ
オードＤ ＊ 、 Ｄ ＊は低耐圧のものが使用できる
。したがって、回路は小型で構成が簡単になる。なお、
ベース・エミッタ間のダイオードＤ ｓ 、 Ｄ ＊は
インピーダンス素子Ｚ ＋ 、 Ｚ ＊ （例えば抵抗
等）としても良い。
また、実施例２，３においても同様の構成を採れること
は言うまでもない。
は言うまでもない。
なお、第１及び第２のスイッチング要素としては、バイ
ポーラトランジスタ、パワーＭＯ８ＦＥＴのほか、ＳＩ
サイリスタやＧＴＯサイリスタを用いても良い。
ポーラトランジスタ、パワーＭＯ８ＦＥＴのほか、ＳＩ
サイリスタやＧＴＯサイリスタを用いても良い。
［実施例５］
第１３図は本発明の第５実施例の回路図である。
本実施例は実施例１の回路をスイッチングレギュレータ
回路に使用したものである０Ｍ０ＳトランジスタＱ ｌ
、 Ｑ ｔの接続点とコンデンサＣ２、Ｃ３の接続点の
間に、出カドランスＴｆの１次巻線を接続している。出
カドランスＴｆの２次巻線は中間タップを有し、この中
間タップは直流負荷Ｚｄの負極端に接続されている。出
カドランスＴｆの２次巻線の両端は夫々ダイオードＤａ
、Ｄｂのアノードに接続され、ダイオードＤａ、Ｄｂの
カソードはインダクタＬｄの一端に接続され、インダク
タＬｄの他端は直流負荷Ｚｄの正極端に接続されている
。直流負荷Ｚｄの両端には平滑用のコンデンサＣｄが接
続されている。また、帰還電流通電用のダイオードＤｒ
のアノードは直流負荷Ｚｄの負極端に接続され、カソー
ドはインダクタＬｄの前記一端に接続されている。
回路に使用したものである０Ｍ０ＳトランジスタＱ ｌ
、 Ｑ ｔの接続点とコンデンサＣ２、Ｃ３の接続点の
間に、出カドランスＴｆの１次巻線を接続している。出
カドランスＴｆの２次巻線は中間タップを有し、この中
間タップは直流負荷Ｚｄの負極端に接続されている。出
カドランスＴｆの２次巻線の両端は夫々ダイオードＤａ
、Ｄｂのアノードに接続され、ダイオードＤａ、Ｄｂの
カソードはインダクタＬｄの一端に接続され、インダク
タＬｄの他端は直流負荷Ｚｄの正極端に接続されている
。直流負荷Ｚｄの両端には平滑用のコンデンサＣｄが接
続されている。また、帰還電流通電用のダイオードＤｒ
のアノードは直流負荷Ｚｄの負極端に接続され、カソー
ドはインダクタＬｄの前記一端に接続されている。
出カドランスＴｆの１次巻線に高周波交流電流が流れる
と、出カドランスＴｆの２次巻線に高周波交流電圧が誘
起される。この高周波交流電圧は、ダイオードＤａ、Ｄ
ｂにて全波整流され、インダクタＬｄとコンデンサＣｄ
よりなるローパスフィルタにより直流電圧に平滑され、
直流負荷Ｚｄに印加される。
と、出カドランスＴｆの２次巻線に高周波交流電圧が誘
起される。この高周波交流電圧は、ダイオードＤａ、Ｄ
ｂにて全波整流され、インダクタＬｄとコンデンサＣｄ
よりなるローパスフィルタにより直流電圧に平滑され、
直流負荷Ｚｄに印加される。
第１４図は本実施例の動作波形図である。ＭＯＳトラン
ジスタＱ、がオンすると、コンデンサＣ２からＭＯＳ）
ランジスタＱ＋を介して出カドランスＴｆの１次巻線に
電流が流れ、ＭＯＳトランジスタＱ、がオフすると、ダ
イオードＤ、を介して出カドランスＴｆの１次巻線の蓄
積エネルギーはコンデンサＣ１へ帰還される。その後、
ＭＯＳ）ランジスタＱ２がオンするまでは、ＭＯＳ）ラ
ンジスタＱ、、Ｑ、及びダイオードＤ ＋ 、 Ｄ ２
は同時にオフとなり、高周波出力電圧はＶｏ＝Ｏとなる
。ＭＯＳトランジスタＱ２がオンすると、コンデンサＣ
３からＭＯＳ）ランジスタＱ２を介して出カドランスＴ
ｆの１次巻線に電流が流れ、ＭＯＳ）ランジスタＱ２が
オフすると、ダイオードＤ１を介して出カドランスＴｆ
の１次巻線の蓄積エネルギーはコンデンサＣ！へ帰還さ
れる。その後、ＭｏＳトランジスタＱ１がオンするまで
は、ＭＯＳトランジスタＱ、、Ｑ、及びダイオードＤ、
、Ｄ２は同時にオフとなり、高周波出力電圧はＶｏ＝Ｏ
となる。したがって、ＭＯＳ）ランジスタＱ １． Ｑ
２のオン期間を制御することにより、高周波出力電圧
Ｖｏがゼロとなる期間を制御することができる。
ジスタＱ、がオンすると、コンデンサＣ２からＭＯＳ）
ランジスタＱ＋を介して出カドランスＴｆの１次巻線に
電流が流れ、ＭＯＳトランジスタＱ、がオフすると、ダ
イオードＤ、を介して出カドランスＴｆの１次巻線の蓄
積エネルギーはコンデンサＣ１へ帰還される。その後、
ＭＯＳ）ランジスタＱ２がオンするまでは、ＭＯＳ）ラ
ンジスタＱ、、Ｑ、及びダイオードＤ ＋ 、 Ｄ ２
は同時にオフとなり、高周波出力電圧はＶｏ＝Ｏとなる
。ＭＯＳトランジスタＱ２がオンすると、コンデンサＣ
３からＭＯＳ）ランジスタＱ２を介して出カドランスＴ
ｆの１次巻線に電流が流れ、ＭＯＳ）ランジスタＱ２が
オフすると、ダイオードＤ１を介して出カドランスＴｆ
の１次巻線の蓄積エネルギーはコンデンサＣ！へ帰還さ
れる。その後、ＭｏＳトランジスタＱ１がオンするまで
は、ＭＯＳトランジスタＱ、、Ｑ、及びダイオードＤ、
、Ｄ２は同時にオフとなり、高周波出力電圧はＶｏ＝Ｏ
となる。したがって、ＭＯＳ）ランジスタＱ １． Ｑ
２のオン期間を制御することにより、高周波出力電圧
Ｖｏがゼロとなる期間を制御することができる。
この高周波出力電圧Ｖｏがゼロの期間に、負荷側の平滑
回路では、インダクタＬｄの蓄積エネルギーのために、
帰還電流通電用のダイオードＤｒが導通するので、電圧
Ｖｄは図示されたようにゼロの期間が生じる。このＶｄ
＝Ｏの期間を制御することにより、電圧Ｖｄの平均値を
制御できるので、ＰＷＭ制御の原理により直流出力電圧
Ｖｄｏを調整することができる。なお、スイッチング周
波数を変えると高周波ノイズ除去用フィルタの設計が困
難になるので、スイッチング周波数は一定としたまま、
ＭＯＳトランジスタＱ、、Ｑ、のオン期間を制御するこ
とが好ましい。
回路では、インダクタＬｄの蓄積エネルギーのために、
帰還電流通電用のダイオードＤｒが導通するので、電圧
Ｖｄは図示されたようにゼロの期間が生じる。このＶｄ
＝Ｏの期間を制御することにより、電圧Ｖｄの平均値を
制御できるので、ＰＷＭ制御の原理により直流出力電圧
Ｖｄｏを調整することができる。なお、スイッチング周
波数を変えると高周波ノイズ除去用フィルタの設計が困
難になるので、スイッチング周波数は一定としたまま、
ＭＯＳトランジスタＱ、、Ｑ、のオン期間を制御するこ
とが好ましい。
この原理は負荷に高周波出力電圧■０を直接供給する場
合についても同様である。
合についても同様である。
［実施例６］
第１５図（ａ）は本発明の第６実施例の回路図である０
本実施例にあっては、三相交流電源が使用されており、
使用電力容量が大きい場合に適している。ダイオードＤ
３． Ｄ ４の直列回路には、ダイオードＤ ｓ 、
Ｄ ｓの直列回路が追加的に並列接続されており、ダ
イオードＤ ｓ 、 Ｄ’ｓの中点は、三相交流電源の
第３相に接続されている。三相交流電源の第１相と第２
相は、実施例１における交流電源Ｖｓと同様にコンデン
サＣ４の両端に接続されている。三相交流電源の第１相
と第３相の間には、コンデンサＣ１が並列接続されてい
る。その他の回路構成については、第１図に示す回路と
同様である。
本実施例にあっては、三相交流電源が使用されており、
使用電力容量が大きい場合に適している。ダイオードＤ
３． Ｄ ４の直列回路には、ダイオードＤ ｓ 、
Ｄ ｓの直列回路が追加的に並列接続されており、ダ
イオードＤ ｓ 、 Ｄ’ｓの中点は、三相交流電源の
第３相に接続されている。三相交流電源の第１相と第２
相は、実施例１における交流電源Ｖｓと同様にコンデン
サＣ４の両端に接続されている。三相交流電源の第１相
と第３相の間には、コンデンサＣ１が並列接続されてい
る。その他の回路構成については、第１図に示す回路と
同様である。
本実施例の回路において、ダイオードＤ ｓ 、 Ｄ
ｍとＭｏＳトランジスタＱ ＋ 、 Ｑ−を含む回路の
構成は、第１図に示す基本回路と同じであるから、第３
相の電流ｉ、は正弦波状となる。ダイオードＤ３゜Ｄ４
とＭＯＳ）ランジスタＱ、、Ｑ、を含む回路についても
、第１図に示す基本回路と同じであるから、第２相の電
流１２も正弦波状になる。したがって、ｉ＋＋ｉｚ＋１
３＝Ｏであるから、第１相の電流りも正弦波状となる。
ｍとＭｏＳトランジスタＱ ＋ 、 Ｑ−を含む回路の
構成は、第１図に示す基本回路と同じであるから、第３
相の電流ｉ、は正弦波状となる。ダイオードＤ３゜Ｄ４
とＭＯＳ）ランジスタＱ、、Ｑ、を含む回路についても
、第１図に示す基本回路と同じであるから、第２相の電
流１２も正弦波状になる。したがって、ｉ＋＋ｉｚ＋１
３＝Ｏであるから、第１相の電流りも正弦波状となる。
第１５図（ｂ）、（ｃ）は本実施例のそれぞれ別の変形
例の要部回路図であり、インダクタし、の接続箇所を変
更したものである。インダクタＬ２はトランジスタＱ、
、Ｑ、のいずれかがオンしたときに、第１相乃至第３相
のいずれにも短絡電流が流れないように接続されていれ
ば良い、したがって、第１５図（ａ）に示すように、第
１相にインダクタＬ２が接続されていれば、第２相や第
３相にはインダクタＬ２は接続する必要がなく、第１５
図（ｂ）に示すように、第１相にインダクタＬ２が接続
されていなければ、第２相と第３相には必ずインダクタ
し、を接続する必要がある。また、第１５図（ｅ）に示
すように、第１相乃至第３相の全てにインダクタし２が
接続されていても良い。
例の要部回路図であり、インダクタし、の接続箇所を変
更したものである。インダクタＬ２はトランジスタＱ、
、Ｑ、のいずれかがオンしたときに、第１相乃至第３相
のいずれにも短絡電流が流れないように接続されていれ
ば良い、したがって、第１５図（ａ）に示すように、第
１相にインダクタＬ２が接続されていれば、第２相や第
３相にはインダクタＬ２は接続する必要がなく、第１５
図（ｂ）に示すように、第１相にインダクタＬ２が接続
されていなければ、第２相と第３相には必ずインダクタ
し、を接続する必要がある。また、第１５図（ｅ）に示
すように、第１相乃至第３相の全てにインダクタし２が
接続されていても良い。
第１５図（ａ） 、 （ｂ）に示す回路では、第１相の
電流ｉ、が第２相や第３相の電流；２１ ｊ’ｌとは異
なるため、完全な平衡三相正弦波は得られないが、９９
％程度の力率なので不平衡による問題は少ないと考えら
れる。一方、第１５図（ｃ）に示す回路では、各相に接
続されるインダクタし、の設定によっては、平衡三相正
弦波が得られる。
電流ｉ、が第２相や第３相の電流；２１ ｊ’ｌとは異
なるため、完全な平衡三相正弦波は得られないが、９９
％程度の力率なので不平衡による問題は少ないと考えら
れる。一方、第１５図（ｃ）に示す回路では、各相に接
続されるインダクタし、の設定によっては、平衡三相正
弦波が得られる。
なお、計算によれば、第１図の回路例では力率が９９．
２％、第１３図の回路例では力率が９８゜９％となるこ
とが確かめられた。また、実験でも９９％程度の力率が
得られている。
２％、第１３図の回路例では力率が９８゜９％となるこ
とが確かめられた。また、実験でも９９％程度の力率が
得られている。
［発明の効果］
本発明によれば、交流電源の正負の半サイクル毎に、第
１及び第２のスイッチング要素が交互にチョッパー用の
スイッチング要素として作用し、且ついずれの半サイク
ルにおいても各スイッチング要素はインバータ用のスイ
ッチング要素として作用するので、各スイッチング要素
にバランス良くストレスが分散され、１つのスイッチン
グ要素ごとのストレスが軽減されるという効果があり、
ダイオードブリッジ回路、チョッパー回路及びインバー
タ回路を素子を兼用して構成しているので、少ない素子
数で、高入力力率、低入力電流歪率のインバータ装置を
実現でき、電力損失が少なく構成が簡単になるという効
果がある。
１及び第２のスイッチング要素が交互にチョッパー用の
スイッチング要素として作用し、且ついずれの半サイク
ルにおいても各スイッチング要素はインバータ用のスイ
ッチング要素として作用するので、各スイッチング要素
にバランス良くストレスが分散され、１つのスイッチン
グ要素ごとのストレスが軽減されるという効果があり、
ダイオードブリッジ回路、チョッパー回路及びインバー
タ回路を素子を兼用して構成しているので、少ない素子
数で、高入力力率、低入力電流歪率のインバータ装置を
実現でき、電力損失が少なく構成が簡単になるという効
果がある。
第１図は本発明の第１実施例の回路図、第２図は同上の
動作波形図、第３図乃至第６図は同上の動作説明のため
の回路図、第７図は従来例の動作説明図、第８図は本発
明の動作説明図、第９図は第１実施例の一変形例の回路
図、第１０図は本発明の第２実施例の回路図、第１１図
は本発明の第３実施例の回路図、第１２図は本発明の第
４実施例の回路図、第１３図は本発明の第５実施例の回
路図、第１４図は同上の動作波形図、第１５図（ａ）は
本発明の第６実施例の回路図、第１５図（ｂ）、（ｃ）
は同上のそれぞれ別の変形例の要部回路図、第１６図は
従来例の回路図、第１７図は同上の動作波形図、第１８
図は他の従来例の回路図、第１９図は同上に用いる駆動
回路を示す回路図、第２０図は同上の動作波形図、第２
１図はさらに他の従来例の回路図、第２２図はさらに別
の従来例の回路図、第２３図は同上の動作波形図、第２
４図は同上の一変形例を示す回路図である。 Ｑ、、Ｑ、はトランジスタ、Ｄ１〜Ｄ４はダイオード、
Ｃ２、Ｃ）はコンデンサ、Ｒは負荷回路、Ｌ２はインダ
クタ、 Ｖｓは交流電源である。
動作波形図、第３図乃至第６図は同上の動作説明のため
の回路図、第７図は従来例の動作説明図、第８図は本発
明の動作説明図、第９図は第１実施例の一変形例の回路
図、第１０図は本発明の第２実施例の回路図、第１１図
は本発明の第３実施例の回路図、第１２図は本発明の第
４実施例の回路図、第１３図は本発明の第５実施例の回
路図、第１４図は同上の動作波形図、第１５図（ａ）は
本発明の第６実施例の回路図、第１５図（ｂ）、（ｃ）
は同上のそれぞれ別の変形例の要部回路図、第１６図は
従来例の回路図、第１７図は同上の動作波形図、第１８
図は他の従来例の回路図、第１９図は同上に用いる駆動
回路を示す回路図、第２０図は同上の動作波形図、第２
１図はさらに他の従来例の回路図、第２２図はさらに別
の従来例の回路図、第２３図は同上の動作波形図、第２
４図は同上の一変形例を示す回路図である。 Ｑ、、Ｑ、はトランジスタ、Ｄ１〜Ｄ４はダイオード、
Ｃ２、Ｃ）はコンデンサ、Ｒは負荷回路、Ｌ２はインダ
クタ、 Ｖｓは交流電源である。
Claims (4)
- （１）順方向に交互にオンオフされ、逆方向電流は阻止
しない第１及び第２のスイッチング要素を順方向が一致
するように直列接続した回路と、第１及び第２のダイオ
ードを順方向が一致するように直列接続した回路とを、
各ダイオードの順方向が各スイッチング要素の逆方向と
一致するように並列接続し、第１及び第２のスイッチン
グ要素の接続点と第１及び第２のダイオードの接続点の
間に、インダクタを介して交流電源を接続し、第１及び
第２のスイッチング要素の直列回路の両端に第１のコン
デンサを並列接続し、少なくとも一方のスイッチング要
素と並列に負荷回路と第２のコンデンサの直列回路を接
続して成ることを特徴とするインバータ装置。 - （２）順方向に交互にオンオフされ、逆方向電流は阻止
しない２個のスイッチング要素を順方向が一致するよう
に直列接続した回路と、夫々２個のダイオードを順方向
が一致するように直列接続して成る第１乃至第Ｎ（Ｎは
２以上の整数）のダイオード直列回路とを、各ダイオー
ドの順方向が各スイッチング要素の逆方向と一致するよ
うに並列接続し、２個のスイッチング要素の接続点に（
Ｎ＋１）相交流電源の第１相を接続し、第１乃至第Ｎの
ダイオード直列回路における２個のダイオードの接続点
に（Ｎ＋１）相交流電源の第２相乃至第（Ｎ＋１）相を
それぞれ接続し、２個のスイッチング要素の接続点から
（Ｎ＋１）相交流電源を介して第１乃至第Ｎのダイオー
ド直列回路における２個のダイオードの接続点に至る各
電流経路内に少なくとも１つのインダクタを直列的に挿
入し、２個のスイッチング要素の直列回路の両端に第１
のコンデンサを並列接続し、少なくとも一方のスイッチ
ング要素と並列に負荷回路と第２のコンデンサの直列回
路を接続して成ることを特徴とするインバータ装置。 - （３）負荷回路は整流平滑回路と直流負荷を含むことを
特徴とする請求項１又は２記載のインバータ装置。 - （４）少なくとも１個のスイッチング要素の順方向オン
期間を可変として成る請求項１乃至３のいずれか１項に
記載のインバータ装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23598288 | 1988-09-19 | ||
| JP25656888 | 1988-10-11 | ||
| JP63-256568 | 1988-10-11 | ||
| JP63-235982 | 1988-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02211065A true JPH02211065A (ja) | 1990-08-22 |
| JP2677409B2 JP2677409B2 (ja) | 1997-11-17 |
Family
ID=26532434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064465A Expired - Fee Related JP2677409B2 (ja) | 1988-09-19 | 1989-03-15 | インバータ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4933831A (ja) |
| EP (1) | EP0360156B1 (ja) |
| JP (1) | JP2677409B2 (ja) |
| CA (1) | CA1298614C (ja) |
| DE (1) | DE68917397T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5251119A (en) * | 1990-12-25 | 1993-10-05 | Matsushita Electric Works, Ltd. | Inverter with shared chopper function for high input power factor with restrained higher harmonics |
| US5274540A (en) * | 1990-11-27 | 1993-12-28 | Matsushita Electric Works, Ltd. | Inverter device for stable, high power-factor input current supply |
| US5875107A (en) * | 1996-12-05 | 1999-02-23 | Mitsubishi Denki Kabushiki Kaisha | Inverter apparatus |
| JP2006019061A (ja) * | 2004-06-30 | 2006-01-19 | Hitachi Home & Life Solutions Inc | 電磁誘導加熱装置 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032782A (en) * | 1988-07-22 | 1991-07-16 | Nilssen Ole K | Series-connected power-line controller |
| DE69015418T2 (de) * | 1989-04-25 | 1995-05-04 | Matsushita Electric Works Ltd | Energieversorgung. |
| US5017800A (en) * | 1989-09-29 | 1991-05-21 | Wisconsin Alumni Research Foundation | AC to DC to AC power conversion apparatus with few active switches and input and output control |
| US5315497A (en) * | 1991-11-07 | 1994-05-24 | Premier Power, Inc. | Symmetrical universal AC-AC power conditioner |
| DE4137207A1 (de) * | 1991-11-12 | 1993-05-13 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Schaltungsanordnung zum betrieb von entladungslampen |
| JPH06215886A (ja) * | 1993-01-14 | 1994-08-05 | Matsushita Electric Works Ltd | 電源装置 |
| CN1054726C (zh) * | 1993-01-30 | 2000-07-19 | 皇家菲利浦电子有限公司 | 镇流电路 |
| JP2918430B2 (ja) * | 1993-04-02 | 1999-07-12 | 三菱電機株式会社 | 電力変換装置 |
| GB2277415B (en) * | 1993-04-23 | 1997-12-03 | Matsushita Electric Works Ltd | Discharge lamp lighting device |
| JP3382012B2 (ja) * | 1994-04-25 | 2003-03-04 | 松下電工株式会社 | 自励式インバータ装置 |
| DE59507691D1 (de) * | 1994-10-10 | 2000-03-02 | Pinbeam Ag Saland | Ansteuerschaltung für eine Stromsparlampe |
| US5541829A (en) * | 1994-11-25 | 1996-07-30 | Matsushita Electric Works, Ltd. | Power source device |
| CN1040272C (zh) * | 1995-03-15 | 1998-10-14 | 松下电工株式会社 | 逆变装置 |
| DE19639857A1 (de) * | 1995-09-28 | 1997-04-30 | Pinbeam Ag | Schaltungsanordnung zur oberwellenarmen Speisung von Verbrauchern aus einem Versorgungsnetz |
| US5982107A (en) * | 1997-04-08 | 1999-11-09 | Pinbeam Ag | Drive circuit for a power-saving lamp |
| US5930127A (en) * | 1997-06-25 | 1999-07-27 | Matsushita Electric Works, Ltd. | Power source device |
| US6466464B1 (en) | 1999-05-14 | 2002-10-15 | Intel Corporation | Method and apparatus for high frequency alternating current power distribution |
| US6271633B1 (en) | 1999-11-01 | 2001-08-07 | Philips Electronics North America Corporation | High power factor electronic ballast with fully differential circuit topology |
| DE10221081A1 (de) * | 2002-05-11 | 2003-11-20 | Bosch Gmbh Robert | Wechselrichter für eine elektrische Maschine |
| TWI291282B (en) * | 2002-06-03 | 2007-12-11 | Fuji Electric Co Ltd | Power converter |
| JP2004040995A (ja) * | 2002-06-28 | 2004-02-05 | Oce Technol Bv | 負荷に供給される電力の制御方法及び制御装置 |
| DE202004002305U1 (de) * | 2004-02-14 | 2004-04-22 | Jungheinrich Aktiengesellschaft | Schaltung zur Leistungsfaktorkorrektur für Schaltnetzteile, Ladegeräte u.dgl. |
| GB201304269D0 (en) * | 2013-03-08 | 2013-04-24 | Dyson Technology Ltd | Drive circuit for a brushless motor |
| JP5883834B2 (ja) * | 2013-08-08 | 2016-03-15 | 東芝テック株式会社 | 電力変換装置 |
| US9564891B1 (en) | 2015-10-28 | 2017-02-07 | Crydom, Inc. | Low conducted emission solid state switch |
| CN114069819A (zh) * | 2020-08-07 | 2022-02-18 | 台达电子工业股份有限公司 | 具有三阶层切换电路的转换装置及三阶层切换电路的操作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3044359C2 (de) * | 1979-11-30 | 1983-02-24 | Hitachi, Ltd., Tokyo | Stromversorgungsanordnung |
| JPS5889075A (ja) * | 1981-11-24 | 1983-05-27 | Hitachi Ltd | 共振形スイツチング電源装置 |
| GB2111326B (en) * | 1981-12-01 | 1985-07-24 | Chloride Group Ltd | No-break power supply |
| US4511823A (en) * | 1982-06-01 | 1985-04-16 | Eaton William L | Reduction of harmonics in gas discharge lamp ballasts |
| US4412277A (en) * | 1982-09-03 | 1983-10-25 | Rockwell International Corporation | AC-DC Converter having an improved power factor |
| JPS59128128A (ja) * | 1983-01-13 | 1984-07-24 | Matsushita Electric Works Ltd | 積載方法 |
| US4533986A (en) * | 1983-10-31 | 1985-08-06 | General Electric Company | Compact electrical power supply for signal processing applications |
| SE444496B (sv) * | 1984-08-02 | 1986-04-14 | Innocap Ab | Kopplingsanordning for drivning av gasurladdningsror |
| US4706180A (en) * | 1985-11-29 | 1987-11-10 | York International Corporation | Pulse width modulated inverter system for driving single phase a-c induction motor |
| FR2597285B1 (fr) * | 1986-04-11 | 1988-06-17 | Thomson Cgr | Dispositif d'alimentation en courant d'un filament de tube radiogene |
-
1989
- 1989-03-15 JP JP1064465A patent/JP2677409B2/ja not_active Expired - Fee Related
- 1989-09-14 DE DE68917397T patent/DE68917397T2/de not_active Expired - Fee Related
- 1989-09-14 EP EP89117043A patent/EP0360156B1/en not_active Expired - Lifetime
- 1989-09-14 US US07/407,093 patent/US4933831A/en not_active Expired - Lifetime
- 1989-09-15 CA CA000611602A patent/CA1298614C/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5274540A (en) * | 1990-11-27 | 1993-12-28 | Matsushita Electric Works, Ltd. | Inverter device for stable, high power-factor input current supply |
| US5459651A (en) * | 1990-11-27 | 1995-10-17 | Matsushita Electric Works, Ltd. | Inverter device for stable, high power-factor input current supply |
| US5251119A (en) * | 1990-12-25 | 1993-10-05 | Matsushita Electric Works, Ltd. | Inverter with shared chopper function for high input power factor with restrained higher harmonics |
| US5875107A (en) * | 1996-12-05 | 1999-02-23 | Mitsubishi Denki Kabushiki Kaisha | Inverter apparatus |
| JP2006019061A (ja) * | 2004-06-30 | 2006-01-19 | Hitachi Home & Life Solutions Inc | 電磁誘導加熱装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68917397D1 (de) | 1994-09-15 |
| EP0360156B1 (en) | 1994-08-10 |
| EP0360156A3 (en) | 1991-09-18 |
| CA1298614C (en) | 1992-04-07 |
| US4933831A (en) | 1990-06-12 |
| JP2677409B2 (ja) | 1997-11-17 |
| EP0360156A2 (en) | 1990-03-28 |
| DE68917397T2 (de) | 1994-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677409B2 (ja) | インバータ装置 | |
| JP3427385B2 (ja) | 力率補正付き高周波数ａｃ／ａｃコンバータ | |
| JP3382012B2 (ja) | 自励式インバータ装置 | |
| JP2929635B2 (ja) | 電源回路 | |
| CN110739861B (zh) | 高频串联交流调压器 | |
| US20100259240A1 (en) | Bridgeless PFC converter | |
| Qian et al. | Charge pump power-factor-correction technologies. I. Concept and principle | |
| US6239995B1 (en) | Resonant-boost-input three-phase power factor corrector with a low current stress on switches | |
| Leibl et al. | New boundary mode sinusoidal input current control of the VIENNA rectifier | |
| CN112865508A (zh) | 一种非对称新型t型桥的单相三电平功率因数校正电路 | |
| JP2690042B2 (ja) | インバータ装置 | |
| JP3261829B2 (ja) | インバータ装置 | |
| JP3414143B2 (ja) | 電源装置 | |
| JP3429538B2 (ja) | インバータ装置 | |
| JP2677402B2 (ja) | インバータ装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP2878448B2 (ja) | インバータ装置 | |
| JP2000208290A (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| JP3716672B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| JP3250222B2 (ja) | インバータ装置 | |
| JP3617361B2 (ja) | 電源装置 | |
| JP3261706B2 (ja) | インバータ装置 | |
| JP2831069B2 (ja) | 電源装置 | |
| JP3413966B2 (ja) | インバータ装置 | |
| JP3134958B2 (ja) | 電源装置、放電灯点灯装置および照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |