JPH02211634A

JPH02211634A - 電界効果トランジスターの製造方法

Info

Publication number: JPH02211634A
Application number: JP3312889A
Authority: JP
Inventors: Takashi Shimobayashi; 隆下林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-02-13
Filing date: 1989-02-13
Publication date: 1990-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、集積回路、フラットデイスプレィ等に用いら
れる、電界効果トランジスターの製造方法に関する。

［従来の技術］近年、液晶デイスプレィ等のフラットデイスプレィは、
その機動性の高さから、様々な分野での応用が期待され
、盛んに研究が行われている。そしてその応用の際には
、表示領域の拡大、画質の向上が重要な課題である。

液晶デイスプレィは大きく分けて、単純マトリクス型と
アクティブマトリクス型に分けられるが、単純マトリク
ス型の場合、時分割で処理して画素の数をふやしている
ため、画質を高くすることに限界がある。そこで、アク
ティブマトリクス型の液晶デイスプレィに大きな期待が
寄せられている。

しかし、アクティブマトリクス型の場合、表示領域の拡
大、画素の増大に伴い、アクティブデバイス等の容量に
よる影響での信号遅延が顕著になるため、電界効果トラ
ンジスターの特性による制限から、画素数に上限がある
。これを解決するには、電界効果トランジスターの特性
の向上が重要な課題である。

従来の一般的な電界効果トランジスターの製造方法の一
例を構造の断面図を用いて第２図に示す。

［発明が解決しようとする課題］本発明による電界効果トランジスターは、従来の技術の
項目で述べた電界効果トランジスターの高性能化を実現
するもので、その目的とするところは、従来の電界効果
トランジスターより寄生容量が小さく高速動作が可能な
電界効果トランジスターの製造方法を提供するところに
ある。

［課題を解決するための手段］本発明による電界効果トランジスターの製造方法は、ソ
ース、ドレイン領域を形成後、該領域を遮光層として使
用してゲート領域のパターニングを行う工程を含むこと
を特徴とする。

［作用］電界効果トランジスターにおいて、ゲート電極とドレイ
ン電極の間でゲート絶縁膜を介して形成される寄生容量
は、素子の動特性を決定する重大な因子である。例えば
、駆動素子を構成した場合にはその動作速度の上限は、
素子が流せる電流と寄生容量で決まり、流せる電流が大
きいほど、寄生容量が小さいほど動作速度は速くなる。

また液晶表示パネルの駆動素子に用いた場合には、寄生
容量が大きいほどゲート電極の電位の変化がドレイン電
極に及ぼす影響、すなわちシフトダウンは大きくなり、
寄生容量が大きすぎると液晶にかかる電位は一定ではな
くなり、階調表示等に支障をきたす。

しかし、従来の電界効果トランジスターは、フォトマス
クの位置合わせの余裕を確保するため、そして基板の熱
伸縮による位置ずれの影響を吸収するため、ゲート電極
とドレイン電極の間に若干の重なりを設けなければなら
ず、該寄生容量の低減にも限界があった。

本発明による電界効果トランジスターの製造方法は、ソ
ース、ドレイン領域を形成後、該領域をフォトエツチン
グの遮光層として使用してゲート領域のパターニングを
行う工程を含むことを特徴とし、ゆえに従来の電界効果
トランジスターのような位置合わせの必要はなくなり、
寄生容量の激減を実現することが可能である。

また、ゲート領域の材料として用いられる工ＴＯは一般
的にネガレジストとの密着性は悪く、密着性を改善する
ためには、ＩＴＯ薄膜の上に別の透明な薄膜を形成する
のが望ましい。

［実施例コ第１図（ａ）〜（１２）は、本発明による製造方法の一
例を構造の断面図及び上面より見た図を用いて示した図
である。

（ａ）　　ガラース基板１上に、減圧ＣＶＤ法により、
リンドープの多結晶シリコンを付着させ、フォトリソグ
ラフィー法によりソース領域２、ドレイン領域３をパタ
ーニングし形成する。

（ｂ）　　減圧ＣＶＤ法により、ノンドープの多結晶シ
リコンを付着させ、フォトリソグラフィー法によりチャ
ンネル部４をパターニングし形成する。

（Ｃ）　　ゲート絶縁膜として機能する二酸化シリコン
薄膜を常圧ＣＶＤ法により付着させ、ゲート酸化膜５を
形成する。

（ｄ）　　スパッタリング法により、ゲート電極として
機能する工ＴＯ薄膜を形成し、さらに常圧ＣＶＤ法によ
り二酸化シリコン薄膜を形成し、ネガタイプのレジスト
を塗布して、フォトマスクを用いないでガラス基板１側
より光を照射して露光し、ＩＴＯ薄膜および二酸化シリ
コン薄膜をパタニングし、杭−ト電極８のもととなる、
ＩＴＯ薄膜より成る形状６、及び二酸化シリコン薄膜よ
り成る形状７を形成する。

（ｅ）　　通常のパターニング方法により、ＩＴＯ薄膜
より成る形状６、および二酸化シリコン薄膜よりなる形
状７をパターニングし、ゲート電極８を形成する。

（ｆ）　　全面に保護膜の二酸化シリコン薄膜９を付着
させ、ソース、ドレイン電極の取り出しのために窓領域
１０を設け、ソース電極１１、ドレイン電極１２を形成
する。

さらに第１図（ｇ）〜（１）は、上記（ａ）〜（ｆ）の
工程の側断面を示す。

なお、本発明による実施例では、ゲート電極の材料とし
て、ＩＴＯを用いたが、そのほかでも光を通す材料、金
、酸化錫などを用いても同様な効果が期待できる。また
、ＩＴＯ薄膜の上に形成する材料として、本発明による
実施例では二酸化シリコンを用いたが、露光波長に対し
概ね透明な材料、シリコンの窒化物、シリコンなどを用
いることも可能である。

また、本発明による実施例では、チャンネル部の材料と
して多結晶シリコンを用いたが、単結晶シリコン、非晶
質シリコンなどシリコン以外の材料を用いても同様な効
果が期待できることは明らかであり、それらも本発明の
範鴫に属する。

［発明の効果］本発明による電界効果トランジスターの製造方法は、従
来の製造方法による電界効果トランジスターよりもはる
かに小さな寄生容量になり、駆動素子に用いた場合には
従来の構造の電界効果トランジスターよりずっと高い周
波数までの使用が可能になった。また液晶表示用の素子
に用いた場合には、シフトダウンがほとんどなくなり、
表示の再現性が飛躍的に向上した。

本発明が、半一導体素子形成技術、フラットデイスプレ
ィ等へもたらす効果は大きなものであることを確信する
。

【図面の簡単な説明】

第１図（ａ）〜＜ｅ＞は、本発明による製造方法の一例
を構造の断面図及び上面より見た図を用いて示した図。１・・・・・・ガラス基板２・・・・・・ソース領域３・・・・・・ドレイン領域４・・・・・・チャンネル部５・・・・・・ゲート酸化膜６・・・・・・ＩＴＯ薄膜より成る、ととなる形状７・・・・・・二酸化シリコン薄膜より成る、ゲート電
ゲート電極８のも極８のもとどなる形状８・・・・・・ゲート電極９・・・・・・保護膜−の二酸化シリコン１０・・・・
・・窓領域１１・・・・・・ソース電極１２・・・・・・ドレイン電極第２図（ａ）〜（ｊ）は、従来の製造方法を構造の断面
図及び上面より見た図を用いて示した図。以上出願人　セイコーエプソン株式会社代理人　弁理士　　上柳　雅誉　　　他１名一 λ ス第 ■ 図図ユＢ

Claims

【特許請求の範囲】

（１）透明基板の一主面に形成される電界効果トランジ
スターにおいて、ソース、ドレイン領域を形成後ゲート
電極を形成する際、ゲート領域の材料として露光波長に
対して透明な、インジウムと錫の酸化物の混合物である
ＩＴＯを用い、該薄膜形成後にさらに、露光波長に対し
透明なＩＴＯとは異なる材料を全面に形成し、ネガタイ
プのレジストを塗布し、前記ガラス基板の電界効果トラ
ンジスターの形成される面の反対面より露光する工程を
含むことを特徴とする電界効果トランジスターの製造方
法。
（２）ゲート領域になるＩＴＯ薄膜の形成後に形成する
材料として、シリコンの酸化物、シリコンの窒化物、ま
たはシリコンを用いることを特徴とする第１項記載の電
界効果トランジスターの製造方法。