JPH02214314A - バイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 電界効果トランジスタ（ＦＥＴ）のバイアス回路に関し
、 ＦＥＴのドレイン電流を一定に保ったままドレイン電圧
を独立に設定できるとともに、調整個所が少ないバイア
ス回路を提供す°ることを目的とし、電界効果トランジ
スタ（以下ＦＥＴと略す）において、該ＦＥＴのドレイ
ンにエミッタを接続され、該ＦＥＴのゲートにコレクタ
を接続され、ベースに一定電圧を供給されるトランジス
タと、該ＦＥＴのドレインと該トランジスタのエミッタ
との接続点と電源との間に設けられた定電流素子とを備
え、前記定電流素子によって前記ＦＥＴのドレイン電流
を定めるとともにトランジスタのベース電圧の調整によ
って該ＦＥＴのドレイン電圧を設定することによって構
成する。

（産業上の利用分野） 本発明は電界効果トランジスタ（ＦＥＴ）のバイアス回
路に係り、特に複数のＦＥＴの特性を一致させるための
Ｆ”　Ｅ　Ｔのバイアス回路に関するものである。

入力を２分岐してそれぞれＦＥＴを用いて増幅し、それ
ぞれの出力を合成して所望の出力を得るバランスアンプ
の場合や、入力を２分岐して一方をミキサに入力して周
波数変換を行うとともに、他方の出力を測定することに
よってミキサＦＥＴの入力レベルを監視する場合等にお
いては、２個のＦＥＴの出力を一致させることが必要で
あるが、この場合の調整はＦＥＴのドレイン電圧Ｖ　Ｄ
　Ｓ　ｒ　　ドレイン電流１０ｇを設定することによっ
て行われる。

この際、ドレイン電流ｈａｓを一定に保ち、ＩＤＳとは
独立にドレイン電圧ＶＤＳを変化させることができると
ともに調整個所がなるべく少いバイアス回路が要望され
る。

〔従来の技術〕

第３図は従来のバランスアンプの構成例を示したもので
ある。

入力高周波信号はハイブリットＨ１で２分岐されそれぞ
れＦＥＴ、、ＦＥＴｚで増幅される。ＦＥＴ、、ＦＥＴ
ｔのそれぞれの出力はハイブリットＨｔで合成されて所
望の出力を生じる。この場合Ｆ　Ｅ　Ｔ＋　、　　Ｆ　
Ｅ　Ｔ！のゲート回路に設けられた抵抗Ｒ１，可変抵抗
ＶＲ，および抵抗Ｒ２，可変抵抗ＶＲ，からなるそれぞ
れのバイアス設定用回路において、ＶＲ，、ＶＲＺによ
ってそれぞれゲート電圧ＶＧＳを調整することによって
ドレイン電流ｔｏｓをそれぞれ所定値に設定し、ドレイ
ン回路に設けられた可変抵抗ＶＲ，，ＶＲ４を調整する
ことによってそれぞれのドレイン電圧ｖｎｓを設定する
ことができる。

第３図の回路においては、次のような各種の問題点があ
る。

（１）　　ドレイン電流ｔｏｓを設定するためにはゲー
ト電圧ＶａＳを調整しなければならない。ＦＥＴにはバ
ラツキがあって多くの場合調整が必要になるとともに、
ドレイン電流１０３を測定しなければならず、調整が面
倒である。

（２）可変抵抗器は高価なため多数用いることは好まし
くない。

（３）大信号が入°力されるとゲート電流１．ｓが流れ
てゲート電圧■Ｇ３が変化し、従ってドレイン電流■。

、が変化する。特にミキサの場合増幅出力レベルを一定
にするために飽和するまで局部発振器入力電力を与える
ことが多いが、この場合温度変化等によって発振器の主
レベルが変化すると、ゲート電流■。８．ゲート電圧■
、３．ドレイン電流ＩＤ３も変化し、発振器の出力レベ
ルの変動をかえって増幅してしまう場合がある。

このためドレイン電流ＩＤＳを一定に保ったまま、ＸＯ
Ｓとは独立にドレイン電圧を変化させることができるバ
イアス回路が望まれていた。

第４図は従来のバイアス回路の一例を示したものであっ
て、ＦＥＴのドレイン電圧ＶＯＳとドレイン電流１１１
１が一定になるようにゲート電圧ＶａＳが自動的に調整
されるバイアス回路を示している。

第４図の回路においては正電源電圧ＶＤ（ｌが負電源電
圧ＶＣＣが一定の場合、抵抗Ｒｒ、ＲｔＯ比によって定
まる一定のベース電圧Ｖ□を与えることによって、ＦＥ
ＴＩ　のドレイン電圧■。、はｖＢ＝Ｖ、、＋　０　、
　６　Ｖ によって定まる。抵抗Ｒ４を流れる電流はＦＥＴ。

とトランジスタＴｒＩに分流するが、大部分の電流がＦ
ＥＴ、に流れるのでＦＥＴ、のドレイン電圧ＶＯＳは電
源電圧一定の場合抵抗Ｒ４によって定まる。この際ＦＥ
Ｔ、のゲート電圧■。、は、ドレイン電圧ＶＯＳが上述
の値になるようにトランジスタＴｒ、ｌによって自動的
に制御される。

〔発明が解決しようとする課題〕

第４図に示された従来のバイアス回路では、ドレイン電
圧■。、は電源電圧■。Ｄ＋　ＶＧ、を一定とすると抵
抗ＲＩとＲ２の比によって設定される。ドレイン電圧Ｖ
ｔ１３を変えるとドレイン電流■Ｄｓも変化するが、ド
レイン電圧ＶＩ、１が一定であればドレイン電流Ｉ□は
抵抗Ｒ４を変えることによって、ドレイン電圧ＶＯＳと
は独立に定まる。このように第４図の回路では、ドレイ
ン電圧■。、をドレイン電流ｌｌ１ｓと独立に定めるこ
とができないという問題があった。

本発明はこのような従来技術の課題を解決しようとする
ものであって、ＦＥＴのドレイン電流ＩＤＳを一定に保
ったままドレイン電圧ＶＤＳを独立に設定できるととも
に調整個所が少いバイアス回路を提供することを目的と
している。

〔課題を解決するための手段〕

本発明は第１図にその原理的構成を示すように、電界効
果トランジスタＦＥＴ、において、トランジスタＴｒ、
と、定電流素子Ｉｓ、とを備え、定電流素子ｒ３＋によ
ってＦＥＴ、のドレイン電流を定めるとともにトランジ
スタＴｒ、のベース電圧の調整によって該ＦＥＴ、のド
レイン電圧を設定するようにしたものである。ここで トランジスタＴｒｉ　は、ＦＥＴ、のドレインにエミッ
タを接続され、ＦＥＴ、のゲートにコレクタを接続され
、ベースに一定電圧を供給されるものである。

定電流素子ＩＳｌは、ＦＥＴ、のドレインとトランジス
タＴｒ、のエミッタとの接続点と電源との間に設けられ
一定電流を供給するものである。

〔作　用〕

第１図に示された回路においては、トランジスタＴｒｌ
のベース電圧をＶ□とすると、ＦＥＴ。

のドレイン電圧Ｖ０は Ｖｏｓ：ＶＨ＋　＋　０．　６　Ｖ であって一定になる。またドレイン電流ＩＤＳは定電流
源Ｉ□によって定まる一定値となる。この場合ＦＥＴ、
のゲート電圧ＶＣＳは、ＦＥＴ、のドレイン電圧ｖ０が
上述の設定値になるようにトランジスタＴｒ、によって
自動的に制御される。

〔実施例〕

第２図は本発明の一実施例の構成を示したものである。

ＦＥＴＩ　、ＦＥＴｚ　、ＦＥＴｚ　　、・・・・・・
はＮチャンネルＦＥＴであって、ＦＥＴ２　、ＦＥＴｔ
　’はＦＥＴ、と特性を一致させるべきＦＥＴ。

’ｐｒ、、Ｔｒｚ　、Ｔｒ２’　・−・・・・およびＲ
，、Ｒ，。

Ｒ２′、・・・・・・はそれぞれＦＥＴ、、ＦＥＴ、、
ＦＥＴ、　　、・・・・・・のバイアス回路を構成する
ｐｎｐトランジスタと抵抗、ＣＨＤ、は定電流ダイオー
ド、ＶＲ，は可変抵抗である。Ｔｒｉ、Ｔｒ４゜Ｔｒ４
　　’、　　・・・・・・はミラー回路を構成するトラ
ンジスタであって、定電流ダイオードＣＲＤＩによって
電流を規定されるトランジスタＴｒ、に対してトランジ
スタＴｒ４．Ｔｒ４　　、　・・・・・・の電流を一致
させる。

第２図の回路においてはＦＥＴＩ　、ＦＥＴＩ　。

ｐＥ’ｒｚ　　、・・・・・・のドレイン電圧は抵抗Ｖ
Ｒ１の調整によって定まり、ドレイン電流は定電流ダイ
オードＣＨＤ、の電流によって定まる。

従って第２図の回路にすれば、ＦＥＴＩ、ＦＥＴｚ　、
　　Ｆ　Ｅ　Ｔｚ　　’　、　　・・・・・・のドレイ
ン電流を一定に保ったまま、それぞれのドレイン電圧を
可変抵抗ＶＲ，の調整によって同時にバランスよ（変化
させることができる。

なお第２図の回路においてトランジスタＴｒ、。

Ｔｒ４．Ｔｒ、’、　・・・・・・からなる電流ミラー
回路を使用する代りに、トランジスタＴｒ３を除去し、
トランジスタＴｒ、、７ｒ４　、　・・・・・・を定電
流素子と置きかえるようにしてもよい。定電流ダイオー
ドＣＲＤ、はＦＥＴ、ｌ−ランジスタ、ＩＣ等からなる
他の定電流素子と置きかえることができる。

またトランジスタＴｒ、、抵抗Ｒ，，ＦＥＴ、を除去し
、定電流ダイオードＣＲＤ、のカソードと接地してもよ
い、さらにこのとき定電流ダイオードＣＲＤ＋を抵抗で
置き換えてもよい。

また第２図の回路において、ＦＥＴＩ　、ＦＥＴ、。

ＦＥＴｔ　　、・・・・・・をＰチャネルＦＥＴとし、
トランジスタＴｒｔ　＋　　Ｔｒｉ　＋　　Ｔｒｚ　　
’、−””、Ｔｒ、。

Ｔｒ４．Ｔｒ４　’、・・・・・・をｎｐｎ）ランジス
タとして、電源ＶＤＤ＋　　ＶＧＧの極性を逆にしても
よい。

なお第２図においては省略して示されているが、例えば
バランスアンプやミキサ回路等に使用する場合、各ＦＥ
Ｔのゲート側とドレイン側にはそれぞれ所要の高周波回
路が接続されることは言うまでもない。

〔発明の効果〕

以上説明したように本発明によれば、複数のＦＥＴにお
けるドレイン電圧が設定値になるようにゲート電圧が自
動的に調整されるバイアス回路において、ドレイン電流
を定電流源から供給するようにしたので、ドレイン電流
を一定に保ったまま各ＦＥＴのドレイン電圧を同時にバ
ランスよく１個の可変抵抗のみによって調整することが
でき、従って調整が容易であるとともに経済的である。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、 第３図は従来のバランスアンプｆｉの構成例を示す図、 第４図は従来のバイアス回路の構成例を示す図である。 ＦＥＴ＋　、ＦＥＴｚ　、ＦＥＴｚ　’　、・・・：電
界効果トランジスタ（ＦＥＴ） Ｔ　ｒ　ｌｒ　Ｔ　ｒ　ｚ　＊　Ｔ　ｒ　ｚ　　ｒ　”
”　＊　Ｔ　ｒ　ｙ　＋　Ｔ　ｒ　４Ｔｒ４　’＋　・
・・：トランジスタ ＩＳ＋：定電流源 ＣＨＤ、：定電流ダイオード ＶＲ，〜ＶＲ，：可変抵抗 ＲＩ　””　Ｒ４＋　　Ｒｔ　’　＋　・・・：抵抗Ｈ
１、Ｈ２：ハイブリッド 特許出願人　　富　士　通　株式会社 代理人　弁理士　玉　蟲　久五部 （外１名） に＜　　Ｖｏ。 本発明の原理的構成を示す図 第　　１　　図 ＶＧ（＋も 従来のバランスアンプを示す図 第　　３　　図 本発明の一実施例を示す図 第　　２　　図 従来のバイアス回路を示す図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 電界効果トランジスタ（以下ＦＥＴと略す）（ＦＥＴ＿
   １）において、 該ＦＥＴのドレインにエミッタを接続され、該ＦＥＴの
   ゲートにコレクタを接続され、ベースに一定電圧を供給
   されるトランジスタ（Ｔｒ＿１）と、該ＦＥＴのドレイ
   ンと該トランジスタ（Ｔｒ＿１）のエミッタとの接続点
   と電源との間に設けられた定電流素子（ＩＳ＿１）と、 を備え、該定電流素子（ＩＳ＿１）によつて前記ＦＥＴ
   のドレイン電流を定めるとともにトランジスタ（Ｔｒ＿
   １）のベース電圧の調整によつて該ＦＥＴのドレイン電
   圧を設定することを特徴とするバイアス回路。