JPH022147A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH022147A
JPH022147A JP14583788A JP14583788A JPH022147A JP H022147 A JPH022147 A JP H022147A JP 14583788 A JP14583788 A JP 14583788A JP 14583788 A JP14583788 A JP 14583788A JP H022147 A JPH022147 A JP H022147A
Authority
JP
Japan
Prior art keywords
hole
current
semiconductor device
electromigration
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14583788A
Other languages
English (en)
Inventor
Yoshiharu Watanabe
喜治 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14583788A priority Critical patent/JPH022147A/ja
Publication of JPH022147A publication Critical patent/JPH022147A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要] 半導体装置の製造方法、特に半導体装置のホール部(開
口部)における配線のエレクトロマイグレーション(e
lectromigration)耐性を向上させるホ
ール部の設計方法に関し、 従来のホール部のマスクパターンでは十分な耐エレクト
ロマイグレーションが得られなかったところを、ホール
部のマスクパターンの形状によって解決する方法を提供
することを目的とし、半導体装置のホール部のマスクパ
ターンの形成において、任意の位数のヒルベル!−(I
lilbert)曲線に相似なグラフに有限幅を与え、
または任意の位置のヒルベルト曲線に幾何学的変形を施
し、ボール部の単位長当り周辺部から流入する電流量を
屈曲のないホール部の場合よりも少なくすることを特徴
とする半導体装置の製造方法を含み構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に半導体装置のホー
ル部(開口部)における配線のエレクトロマイグレーシ
ョン(electromigration)耐性を向上
させるホール部の設計方法に関する。
〔従来の技術] 近年の半導体装置の微細化に伴い、ホール部での配線の
エレクトロマイグレーションが問題になってきている。
エレクトロマイグレーションとは、例えば配線をアルミ
ニウム(A l )で形成した場合、どの配線に電流を
流したときに八lの原子の移動が発生し、配線の一部で
へl原子の数が少なくなりそこで配線が断線する現象を
いう。
従来の半導体装置においては、ホール部のマスクデータ
は矩形、円形およびこれらの集合で作られていた。第3
図(a)と(b)はポール部の配線の一例を示す平面図
と断面図であり、1は例えば半導体基板、2は絶縁膜、
3は絶縁膜に形成されたポール部、4は上層配線となる
へ!配線で、この例で上層配線4は基板lに形成された
不純物拡散層とコンタク!・をとっている。ホール部の
形状はマスクパターンを用いて矩形に形成されるのであ
るが、マスクパターンは矩形に限定されるものでなく、
円形、矩形と円形の組合わせなどがある。
〔発明が解決しようとする課題〕
近年の半導体装置の微細化に伴うホール部の配線の段差
被覆率の低下などによって、本来の配線部のみに限らず
、ホール部の配線でエレクトロマイグレーションが発生
するようになった。
従来、配線部(ライン部)とホール部とは電流密度の基
準を設け、それに合致するように設計してきた。ところ
で、ホール部での電流の動きについては不明な部分が多
く、バイポーラトランジスタにおいて大電流を流す場合
に、ライン部だけでなくホール部でも断線が発生する例
がみられるようになった。ホール部では、第3図(b)
に矢印で示すようにホール部で電流がいわば滝のように
流れ落ちるのであるが、ホール部での^!配線4の厚さ
が薄くなっているとごろで断線が発生し、微細化→高密
度化が進むと、ライン部とホール部とで平行的に配線が
エレクトロマイグレーションに敏感になってきた。とこ
ろで、ライン部ではそれをどう設計するかは計算上出し
やすいのであるが、ホール部では、電流の流れの方向と
かどの方向にどれだけの電流が流れるか未だ十分に解明
されていなくて、すべてのホール部についての耐エレク
トロマイグレーションの評価が難しい。
そこで本発明は、従来のホール部のマスクパターンでは
十分な耐エレクトロマイグレーションが得られなかった
ところを、ホール部のマスクパターンの形状によって解
決する方法を提供することを目的とする。
(課題を解決するだめの手段〕 上記課題は、半導体装置のホール部のマスクパターンの
形成において、任意の位数のヒルベルト(lIilbe
rL)曲線に相似なグラフに有限幅を与え、または任意
の位置のヒルベルト曲線に幾何学的変形を施し、ホール
部の単位長当り周辺部から流入する電流量を屈曲のない
ホール部の場合よりも少なくすることを特徴とする半導
体装置の製造方法によって解決される。
〔作用〕
第2図(a)と(b)は、本発明の原理説明図で、図中
、11は上層金属、12はホール部(下層金属は図示し
ていない)、aはホールの一辺、bはaと直交するホー
ルの一辺、a、+b、+a、+b0+a、はaと対向す
る屈曲したホールの一辺を示す。11から12を通して
下層金属(半導体基板を含む)へ電流が流れるもので同
図(b)では各部に流れる電流量を矢印の太さで表現し
記号をつけた。
本発明では、第2図(b)の如くA→A′方向へと上層
金属11中を電流が流れる際、ホール部12を通って下
へ流れる電流の内、a 、+ a 、部で全体のかなり
の部分(“2xao”)が流れ込み、次いでa、部に“
a1″だけ流れ込む。更に、2つのす。部にそれぞれ“
bo”ずつ流れ、残りが2辺すから“b”ずつ入り込む
。この場合、−辺a(ao+at+atに相当)で受け
とめる場合より、2xbo分ホールの周辺部が増えるた
め、単位長あたりに周辺部から流れ込む電流量は、屈曲
のない場合よりも少な(なり、エレクトロマイグレーシ
ョン耐性が向上する。
また、一番弱い(一番条件の苛酷な)ao、a2部で断
線が起きた場合にも2つの50部が存在するために電流
の流れる径路は依然として確保されており、単に周辺長
が伸びるという一次的効果以上に不良に至るまでの時間
は延長する。従来のようにa−辺で支えて断線が生じる
と残りの2辺すから流入せざるを得なくなり、完全な断
線に至る前にコンタクト不良として顕在したような事象
が本発明では発現しにくくなる。
〔実施例〕
以下、本発明を図示の実施例により具体的に説明する。
第1図(a)は本発明の一実施例構成図であり、半導体
装置のホール部を示し、図中、第2図で示したものと同
一のものは同一の記号で示してあり、11は上層金属、
12はホール部、aはホールの一辺、bはaと直交する
ホールの一辺、ao+bo+a+十す、+a、はaと対
向する屈曲したホールの一辺を示す。
第1図(b)は、同図(a)のホール部12のマスクデ
ータ (同図(a)に斜線を付して示す。)の幅を無視
し線分で等価なパターンに表わしたもので、データが複
雑になるので以下の実施例は特に断わりのない限りこの
表現で表わす。
第2の実施例を第1図(C)に示す。この実施例では、
主な電流経路がA−+A′となるように配置すると効果
が大きい。
第3の実施例は第1図(d)に示す。この場合もA→A
′方向に電流が流れるようにすると効果が大である。
第4の実施例は第1図(e)に示す。この例においても
電流はA−+A’方向に流した方がよい。
第5の実施例は第1図(f)に示す。これは、同図(e
)の例の左半分の大きな2ブロツクに回転を加えて全体
を閉ループにしたもので、第1図(a)から同図(b)
への手順を逆に施したものと見ると、同図((1)の例
の変形例で、A#A’ と両方向の電流に強いパターン
となる。
こ\で、第1図(b)の例は位数1の、同図(C)の例
は位数2の、同図(d)の例は位数3の、同図(e)の
例は位数4の、同図(f)の例は同図(e)の例の変形
のそれぞれ1lilbert曲線となっており、実際の
マスクパターンは!filbert曲線に有限幅を持た
せたものと見做すことができ、任意の位数の旧1ber
t曲線(及びその幾何学的変形物)と相似なグラフに有
限幅を持たせることによって本発明の実施例となる。t
lilbert曲線を採用する理由は、同曲線が平面内
に最稠密に埋め込みうる曲線であることが数学の定理に
より証明されているからで、与えられた領域内に総延長
最長のパターンになり、電流の流入経路が最大となるか
らである。
第1図(a)〜(f)は本発明実施例構成図、第2図(
a)と(b)は本発明の原理説明図、第3図はホール部
の図で、その(a)は平面図、(b)は断面図である。
図中、 11は上層金属、 12はホール部、 as aos al、d2、b、はホール辺縁部、A、
A’は電流の流れる向き、 を示す。
〔発明の効果〕
以上説明した様に本発明によれば、エレクトロマイグレ
ーションに強いホール部形状を系統的に決定し、最適配
置を得ることが可能になり、半導体素子の微細化及び信
頼度向上に寄与するところが大きい。

Claims (1)

  1. 【特許請求の範囲】 半導体装置のホール部(12)のマスクパターンの形成
    において、 任意の位数のヒルベルト(Hilbert)曲線に相似
    なグラフに有限幅を与え、または任意の位置のヒルベル
    ト曲線に幾何学的変形を施し、 ホール部(12)の単位長当り周辺部(b、b_0)か
    ら流入する電流量を屈曲のないホール部の場合よりも少
    なくすることを特徴とする半導体装置の製造方法。
JP14583788A 1988-06-15 1988-06-15 半導体装置の製造方法 Pending JPH022147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14583788A JPH022147A (ja) 1988-06-15 1988-06-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14583788A JPH022147A (ja) 1988-06-15 1988-06-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH022147A true JPH022147A (ja) 1990-01-08

Family

ID=15394254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14583788A Pending JPH022147A (ja) 1988-06-15 1988-06-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH022147A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503841A (ja) * 2007-11-02 2011-01-27 アイピーディーアイエイ 多層構造及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079748A (ja) * 1983-10-06 1985-05-07 Sanyo Electric Co Ltd 半導体集積回路の多層配線構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079748A (ja) * 1983-10-06 1985-05-07 Sanyo Electric Co Ltd 半導体集積回路の多層配線構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503841A (ja) * 2007-11-02 2011-01-27 アイピーディーアイエイ 多層構造及びその製造方法

Similar Documents

Publication Publication Date Title
JP3355817B2 (ja) 半導体装置
US7271484B2 (en) Substrate for producing a soldering connection
US10797012B2 (en) Multi-pin-wafer-level-chip-scale-packaging solution for high power semiconductor devices
TW200906260A (en) Circuit board structure and fabrication method thereof
CN103390608A (zh) 导电结构及其形成方法
US6346721B1 (en) Integrated circuit having radially varying power bus grid architecture
JPH022147A (ja) 半導体装置の製造方法
JP2003076735A (ja) 配線設計方法
JP2004022653A (ja) 半導体装置
KR20110014962A (ko) 반도체 장치 및 그 제조방법
JP2000277580A (ja) 半導体用配線評価装置
JP2965723B2 (ja) 評価パターン
KR20030054791A (ko) 반도체 소자의 퓨즈 형성 방법
JP4339731B2 (ja) 半導体装置及びその製造方法
JPS59188153A (ja) 多層配線を有する電子回路装置の製造方法
KR100900242B1 (ko) 금속 배선 구조
JPH04186828A (ja) 半導体装置
CN113178428A (zh) 一种互连结构、三维存储器件及互连结构的制作方法
US4975544A (en) Connecting structure for connecting conductors in an electronic apparatus
CN112397577B (zh) 半导体器件结构及其制作方法
US7838966B2 (en) Semiconductor devices including resistor elements comprising a bridge and base elements and related methods
US6768204B1 (en) Self-aligned conductive plugs in a semiconductor device
KR100273167B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0161424B1 (ko) 고집적 반도체소자의 배선층
KR100197122B1 (ko) 반도체 소자의 다층 금속배선 형성방법