JPH02214938A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスタック領域のオーバーフロー検出技術さらに
はスタック領域の有効利用を図る技術に関し１例えば半
導体チップに内蔵された記憶手段をスタック領域として
利用するマイクロプロセッサに適用して有効な技術に関
するものである。

〔従来技術〕

マイクロプロセッサなどのデータ処理装置において割込
みや例外処理などの発生により動作プログラムを分岐さ
せるとき、それ以前のデータ処理に利用されていた各種
情報を状態復帰の後に再度利用可能とするためにはそれ
ら情報を所定のスタック領域に退避しておかなければな
らない。このような情報の退避や復帰はサブルーチンコ
ール命令やリターン命令などを実行することにより行わ
れるが、退避すべき情報が多かったり、動作プログラム
の分岐が頻繁に起こるような場合にはそのような命令の
実行に無視し得ない時間が費やされる。そこで、内蔵メ
モリにスタック領域を割り当てて、情報の退避や復帰処
理にかかるメモリアクセス時間を短縮し、これによって
処理の高速化を図る技術が提案されており、例えばこの
技術は、株式会社アスキー発行の月刊「アスキー」１９
８８年９月号の第１６７頁乃至第１６９頁に記載されて
いる。

ところで、内蔵メモリに割り当てられるスタック領域の
記憶容量には限りがあるため、スタック領域の未使用領
域に必要な情報を退避することができない場合には、先
入れ後出し形式とれさるスタック領域の性質上、先に内
蔵スタック領域に退避されている情報を外部メモリやそ
の他のメモリ領域に退避させて、内蔵スタック領域に空
き領域を形成してやることが必要になる。そのためには
スタック領域における未使用領域の記憶容量即ち残存ス
タック長を管理しなければならないが、従来その管理は
、サブルーチン毎に利用可能なスタック長を固定化して
残存スタック長をサブルーチンのネスト数即ち呼び出し
回数で把握したり、サブルーチンコールが起こる度に残
りのスタック長と必要なスタック長とを予めソフトウェ
アを介して比較判定したりすることにより行われていた
。

〔発明が解決しようとする課題〕

しかしながら、残存スタック長をサブルーチンのネスト
数で管理する手法では、サブルーチン毎に固定化して割
り当てられたスタック長を必ずしも毎回最大限に利用す
るとは限らず、内蔵スタック領域を有効に利用すること
ができない。また、１つのサブルーチンに利用可能なス
タック長が固定されるというような制限事項は、コンパ
イラによる処理を複雑化する虞がある。

また、ソフトウェアにより残存スタック長と必要なスタ
ック長とを予め比較判定する手法では、ソフトウェアに
負担がかかると共に、その比較判定ステップによりサブ
ルーチンコール命令のような分岐命令の実行に時間がか
かってしまう。

本発明の目的は、スタック領域を有効に利用することが
できるデータ処理装置を提供することにある。更に本発
明の別の目的は、スタック領域の管理に費やされる時間
、さらには状態保存処理にかかる時間を短縮することが
できるデータ処理装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、記憶手段に割り当てられたスタック領域にお
けるスタック可能なアドレスを指示するためのスタック
ポインタと、そのスタック領域の限界を指示するための
リミットポインタとの値を比較し、その一致検出に基づ
いてその記憶手段に含まれるスタック領域のオーバーフ
ローを検出し、このオーバーフロー検出に基づいて状態
保存のための制御手順をシーケンス制御手段により変更
可能とするようにデータ処理装置を構成するものである
。

また、スタックポインタの値を更新する演算器から出力
されるキャリー信号を利用し、これに基づいて状態保存
のための制御手順をシーケンス制御手段により変更可能
とするようにデータ処理装置を構成することもできる。

上記夫々のデータ処理装置において、上記シーケンス制
御手段は、オーバーフロー検出又はキャリー出力に基づ
いて、スタック領域に先に退避されている情報を外部に
退避させてそのスタック領域に空き領域を形成するため
の制御手順に分岐させるように構成することができる。

上記夫々のデータ処理装置を１つの半導体チップに形成
すると、スタック領域として利用される記憶手段は当該
半導体チップに内蔵されるため、状態保存や復帰のため
にスタック領域を高速アクセスすることができるが、さ
らに状態保存のための制御手順を変更する処理を高速化
するには、そのような制御手順を変更する指示を直接マ
イクロアドレスコントローラに与えてマイクロフローを
分岐させるようにすることが望ましい。

〔作　用〕

上記した手段によれば、状態保存処理の制御手順を変更
指示するためのスタック領域のオーバーフロー信号や演
算器のキャリー信号は記憶手段のスタック領域が完全に
もしくはほぼ完全に利用された状態で有意とされること
により、スタック領域の有効利用を可能とする。ここで
演算器のキャリー信号を利用する場合には、キャリー信
号が有意とされるときにスタックポインタが指すアドレ
スをスタック領域の限界アドレスに一致するようにスタ
ック領域を設定しておくことが望ましい。

これに対し、リミットポインタを用いる場合には当該リ
ミットポインタに対する情報設定に従ってスタック領域
の限界は記憶手段上において自由に設定可能である。

状態保存処理の制御手順を変更指示するためのスタック
領域のオーバーフロー検出や演算器のキャリー信号生成
は、スタックポインタの内容更新に従ってハードウェア
的に行われることにより、スタック領域の管理や命令の
分岐処理に対するソフトウェアの負担を軽減すると共に
、ソフトウェアによる固有の処理ステップを必要としな
いように作用し、これによりスタック領域の管理に費や
される時間、さらには状態保存処理にかかる時間の短縮
を達成するものである。

〔実施例〕

第４図には本発明の一実施例であるコプロセッサのブロ
ック図が示される。このコプロセッサ１は、特に制限さ
れないが、主プロセツサ（図示せず）の演算処理能力を
補うための１つの周辺回路として位置付けられ、主プロ
セツサが発行するコマンドのような命令（以下単にコマ
ンドとも記す）を解釈してそれを実行する。このコプロ
セッサ１は、特に制限されないが、バスインタフェース
２を持つ内部バス３に、マイクロプログラムに従って各
種制御信号を生成する命令制御部４と実行部５が結合さ
れ、さらに実行部５には比較的記憶容量の大きな２個の
レジスタファイル６．７が結合されて成る。斯るコプロ
セッサ１は、特に制限されないが、ＲＩＳＣ（リデュー
スト・インストラクション・セット・コンピュータ）マ
シンとされ、命令それ自体が簡素化されていると共に命
令セットも小さく、しかも演算処理では上記内蔵レジス
タファイル６．７を利用して、処理の高速化を図ってい
る。

第１図には上記コプロセッサ１の要部がブロック図によ
り詳細に示されている。

このコプロセッサ１の内部で処理されるデータは、特に
制限されないが、４０ビツトで構成され、その下位３２
ビツトがデータ又はアドレスを含む情報フィールドであ
り、上位８ビツトがその情報フィールドの属性を示すタ
グフィールドになる。

上記内部バス３は、特に制限されないが、ソースオペラ
ンドやその前の命令による演算結果を並列的にもしくは
連続的にやりとりして１命令を１マシンサイクルで実行
可能なように、夫々４０ビツトの第１バス３Ａ、第２バ
ス３Ｂ、第３バス３Ｃを主体に構成される。上記各内部
バス３Ａ〜３Ｃの外部とのインタフェースは、外部デー
タバス１０に結合されるデータインプットレジスタ１１
並びにデータアウトプットレジスタ１２、及び外部アド
レスバス１３に結合される論理アドレスレジスタ１４に
より行われる。

レジスタファイル６は、特に制限されないが、１ワード
を４０ビツトとする２５６ワードのレジスタＲＦｏ−Ｒ
Ｆ２Ｓ５によって構成され、３個のポートを介して個別
的に結合された上記第１バス３Ａ、第２バス３Ｂ、第３
バス３Ｃとの間でデータをやりとりする。レジスタファ
イル６に含まれる２５６個のレジスタＲＦＤ−ＲＦ２．
．は、レジスタファイルセレクタ２０から出力される８
ビツトのアドレス情報をアドレスデコーダ２１がデコー
ドして出力する選択信号により何れか１つが選択される
。このレジスタファイル６はソースオペランドや演算結
果の一時格納領域として利用されると共に、内部動作制
御手順を分岐させる場合に状態保存を行うためのスタッ
ク領域５ＴＡＣＫＥとしても利用される。

レジスタファイル６に設定されるスタック領域５ＴＡＣ
ＫＨのスタックトップ即ちスタック領域５ＴＡＣＫＥに
書き込まれた最新情報の所在を指すスタックポインタ２
３は、複数ワードのポインタレジスタを含むポインタレ
ジスタ群２５に含まれている。さらにこのポインタレジ
スタ群２５には、レジスタファイル６に設定されるスタ
ック領域５ＴＡＣＫＥの限界アドレスを指すリミットポ
インタ２６を含む。このポインタレジスタ群２５に含ま
れるその他のポインタレジスタはレジスタファイル６に
おけるスタック領域５ＴＡＣＫＥ以外のレジスタをアク
セスする場合に利用される。

尚、ポインタレジスタ群２５に含まれるポインタレジス
タは命令制御部４のマイクロプログラムに従って所定の
１つが選択され、内部バス３Ａ、３Ｂ、３Ｇとの間での
アドレス情報の入出力、ローカルアドレスバス２６から
のアドレス情報の入力、又は加算器２７へのアドレス情
報の出力が行われる。

上記加算器２７はレジスタファイル６をアクセスするた
めの専用加算器であって、ポインタレジスタ群２５から
選択されたポインタレジスタの値に上記命令制御部４の
マイクロプログラムに従って生成されるパラメータＰＲ
ＭＴを加算し、これによって得られたアドレス情報を上
記レジスタファイルセレクタ２０やポインタレジスタ群
２５、さらには論理アドレスレジスタ１４にも供給可能
になっている。ここで、１ワード４０ビツトの２５６個
のレジスタＲＦ、−ＲＦ２．５の中から１つを選択する
ための８ビツトのアドレス情報、即ち、レジスタファイ
ルセレクタ２０が選択して出力する８ビツトのアドレス
情報は、特に制限されないが、加算器２７から与えられ
る４０ビツトの情報のうち最下位ビットから８ビツトと
される。この場合、加算器２７に与えられる上記パラメ
ータＰＲＭＴは、インクリメント及びデクリメントの双
方を考慮した「±１」になる。

上記スタックポインタ２３の値とリミットポインタ２４
の値はコンパレータ３０によりその一致の有無が判別さ
れ、その比較結果ＣＯＭＰは、特に制限されないが、常
時命令制御部４に与えられる。例えば第２図に概念的に
示されるようにレジスタファイル６の上位側のレジスタ
ＲＦｉをスタック限界レジスタとする場合にはそのレジ
スタＲＦｉのアドレスがリミットポインタ２４に設定さ
れる。レジスタファイル６に含まれるスタック領域５Ｔ
ＡＣＫＥは、状態保存すべき情報をブツシュ又はポツプ
操作により先入れ後出し形式で入出力する。サブルーチ
ンコール命令やマイクロプログラムの分岐に際して必要
な状態保存を行うとき、加算器２７によってスタックポ
インタ２３の値にパラメータＰＲＭＴ　（＋１）が加算
され、加算によりインクリメントされたアドレス情報に
従ってスタック領域５ＴＡＣＫの所定レジスタにデータ
が書き込まれる。このブツシュ操作を保存すべき情報量
に従って繰り返すことにより必要な状態保存を完了する
。このとき、加算器２７でインクリメントされたアドレ
ス情報はスタックポインタ２３に順次戻される。スタッ
ク領域５ＴＡＣＫＥに対するブツシュ操作時にスタック
ポインタ２３の値がリミットポインタ２４の値に一致す
ると、スタック領域５ＴＡＣＫＥは新たな状態保存が不
可能なオーバーフロー状態となり、この状態を上記コン
パレータ３０の比較結果ＣＯＭＰにより命令制御部４に
知らせる。状態復帰時にはスタックポインタ２３の指し
ているアドレスに従ってスタック領域５ＴＡＣＫの所定
レジスタからデータが読み出されると共に、そのときの
スタックポインタ２３の指す値にパラメータＰＲＭＴ　
（−１）を加算してスタックポインタ２３の値をデクリ
メン・トする。

尚、内部バス３Ａ、３Ｂ、３Ｃにはデータ演算や論理ア
ドレス演算のための算術論理演算器３１や図示しないバ
レルシフタが結合され、その算術論理演算器３１による
演算結果はアキュムレータ３２を介して内部バス３Ａ、
３Ｂ、３Ｃに出力可能になっている。また、第１図には
示されていないが、レジスタファイル７側にもポインタ
レジスタ群、加算器、レジスタブアイルセレクタ、及び
アドレスデコーダが設けられている。

命令制御部４は、特に制限されないが、図示しない主プ
ロセツサが出力するコマンドに従で内部を制御するため
のマイクロ制御記憶としてマイクロＲＯＭ　（リード・
オンリ・メモリ）４０を持つ。

マイクロＲＯＭ４０は、コプロセッサ１の動作制御に必
要な各種マイクロ命令の系列から成るマイクロプログラ
ムを含み、マイクロアドレスデコーダ４１の出力によっ
てアクセスされる。このマイクロアドレスデコーダ４１
は、コマンドレジスタ４２にフェッチされた図示しない
主プロセツサの発行コマンドに基づいてマイクロアドレ
スコントローラ４３が出力するアドレス情報を受は取り
、これをデコードすることによって、そのコマンドを実
行するための一連のマイクロ命令系列の先頭のマイクロ
命令が読み出される。コマンドに対応する一連のマイク
ロ命令系列のうち第２番目以降のマイクロ命令は、特に
制限されないが、直前に読み出されたマイクロ命令のネ
クストアドレスフィールドの情報がマイクロアドレスコ
ントローラ４３に供給されることによって指示される。

また、マイクロアドレスコントローラ４３には、マイク
ロフローを分岐させる場合に選択されるべきマイクロプ
ログラムの先頭マイクロ命令のアドレスが複数ワードの
コントロールアドレスレジスタ群４４から入力されてい
る。コントロールアドレスレジスタ群４４から供給され
ているアドレス情報は、各種状態フラグや上記コンパレ
ータ３０の比較結果ＧＯＭＰなどに基づいて選択される
。尚、この選択タイミングは現在実行中のマイクロ命令
系列の実行終了後とされる。

斯るマイクロアドレスコントローラ４３からマイクロア
ドレスデコーダ４１に選択的に出力されるアドレス情報
に従ってマイクロＲＯＭ４０から順次読み出されるマイ
クロ命令はマイクロ命令ラッチ４５を介してマイクロ命
令デコーダ４６に供給される。このマイクロ命令デコー
ダ４６によってマイクロ命令が解釈されることにより、
実行部５に対する各種制御信号が形成される。

上記マイクロＲＯＭ４０には、スタック領域５ＴＡＣＫ
Ｅがオーバーフローしたときに、当該スタック領域に先
に退避されている情報を外部に退避させてレジスタファ
イル６上のスタック領域５ＴＡＣＫＨに空き領域を形成
するための例外処理的な一連のマイクロ命令系列を保有
する。斯るマイク命令系列の先頭アドレスはコントロー
ルアドレスレジスタ群４４に含まれる所定のレジスタに
設定される。

サブルーチンコール命令のような分岐命令の実行段階に
おいて、必要な情報をスタック領域５ＴＡＣＫＥに状態
保存しているとき、スタックポインタ２３とリミットポ
インタ２４との値が一致してスタック領域５ＴＡＣＫＨ
のオーバーフローがコンパレータ３０により検出される
と、その比較結果ＣＯＭＰを受けるマイクロアドレスコ
ントローラ４３は、上記スタック領域５ＴＡＣＫＥの情
報を外部メモリに退避するための一連のマイクロ命令系
列の先頭アドレスを所定のタイミングで選択してマイク
ロアドレスデコーダ４１に与える。

このマイクロフローの分岐タイミングは、スタック領域
５ＴＡＣＫＥがオーバーフローしたときのブツシュ操作
に続く次のブツシュ操作が開始される前のタイミングと
される。このようにしてマイクロフローが分岐されると
、例えば、スタック領域５ＴＡＣＫＥに対してポツプ操
作を行って読み出した情報をブツシュ操作にて書き込む
動作が順次繰返されると共に、引き続いて外部メモリに
退避させるべき一層の情報フレームに対してはポツプ操
作だけが行われ、ポツプ操作で得られた情報は外部メモ
リに転送され、これにより、スタック領域５ＴＡＣＫＥ
に空き領域が形成される。空き領域が形成されると、特
に制限されないが、当該マイクロプログラムの最後のマ
イクロ命令によってマイクロフローの戻り番地が指定さ
れ、引き続いてスタック領域５ＴＡＣＫＥに対する状態
保存が継続される。

上記説明ではオーバーフローしたスタック領域５ＴＡＣ
ＫＥに空き領域を形成するための例外処理的な一連のマ
イクロ命令系列への分岐指示をコンパレータ３０の比較
結果ＧＯＭＰに基づいて与えるようにしたが、例えば第
３図に示されるように、上記加算器２７のキャリー信号
ＣＡＲによって指示することもできる。この場合、レジ
スタファイル６に設定可能なスタック領域Ｓ　Ｔ　Ａ、
ＣＫの大きさは加算器２７の構成に制限される。即ち、
キャリー信号ＣＡＲが有意とされるときにスタックポイ
ンタ２３が指すアドレスをスタック領域５ＴＡＣＫＥの
限界アドレスに一致させるようにスタック領域５ＴＡＣ
ＫＥを設定しておくことが必要になる。

上記実施例によれば以下の作用効果を得るものである。

（１）スタックポインタ２３とリミットポインタ２４と
の値を比較し、その比較結果ＣＯＭＰによる両者の一致
検出に基づいてレジスタファイル６に含まれるスタック
領域５ＴＡＣＫＥのオーバーフローを検出し、その後で
このオーバーフロー検出に基づいて状態保存のための制
御手順を切換制御するから、スタック領域５ＴＡＣＫＥ
をオーバーフロー状態まで有効に利用することができる
。

（２）スタック領域５ＴＡＣＫＥをオーバーフロー状態
まで有効に利用するこができることにより、スタック領
域５ＴＡＣＫＥに先にスタックされている情報を外部メ
モリに転送してスタック領域５ＴＡＣＫＥに空き領域を
形成する処理回数を最小限にすることができ、これによ
って状態保存処理のための総動作時間をシステム動作全
体において短縮することができる。

（３）スタック領域５ＴＡＣＫＥのオーバーフロー検出
は、スタックポインタ２３のインクリメント／デクリメ
ントに従ってコンパレータ３０がハードウェア的にもし
くは自動的に行うことにより、スタック領域５ＴＡＣＫ
Ｅの管理や状態保存処理に対するソフトウェアの負担を
軽減すると共に、ソフトウェアによる固有の処理ステッ
プが必要なくなり、こりによりスタック領域の管理に費
やされる時間、さらには個々の状態保存処理にかかる時
間を短縮することができる。

（４）コプロセッサ１は１つの半導体チップに形成され
、この半導体チップに内蔵されるレジスタファイル６を
スタック領域５ＴＡＣＫＥとして利用するため、状態保
存や復帰のためにスタック領域５ＴＡＣＫＥを高速アク
セスすることができるが、さらにスタック領域５ＴＡＣ
ＫＥのオーバーフローに起因して状態保存のための制御
手順を変更する処理の指示を直接マイクロアドレスコン
トローラ４３に与えてマイクロフローを分岐させること
により、スタック領域５ＴＡＣＫＥがオーバーフローし
たときに状態保存処理の制御手順を変更する処理を高速
化することができ、ひいては状態保存処理を一層高速化
することができる。

（５）リミットポインタ２４を用いることにより、当該
リミットポインタ２４に対する情報設定に従ってスタッ
ク領域５ＴＡＣＫＥの限界をレジスタファイル６上にお
いて自由に設定することができる。

（６）加算器２７から出力されるキャリー信号ＣＡＲを
利用し、これに基づいて状態保存のための制御手順をマ
イクロアドレスコントローラ４３を介して変更するよう
にしても、上記（１）乃至（５）に記載の効果と同様の
効果を得ることができる。

但し、この場合には、キャリー信号ＣＡＲが有意とされ
るときにスタックポインタ２３が指すアドレスをスタッ
ク領域５ＴＡＣＫＥの限界アドレスに一致するようにス
タック領域を設定しておくことが必要になり、レジスタ
ファイル６に設定可能なスタック領域５ＴＡＣＫＥは加
算器２７のハードウェアによって制限される。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更す
ることができる。

例えば上記実施例では状態保存処理の制御手順を変更す
る指示を直接マイクロアドレスコントローラに与える場
合について説明したが、本発明はそれに限定されるもの
ではなく、割込みコントローラを内蔵する場合にはレジ
スタファイルのオーバーフロー検出信号を割込み信号と
してそのコントローラに与えるようにしてもよい。また
、上記実施例では分岐先アドレスそのものをコントロー
ルアドレスレジスタに保有させたが、演算処理を介して
分岐先アドレスを生成するようにしてもより）。

また、レジスタファイルはスタック領域として専用化す
ることができ、さらにスタック領域はレジスタファイル
構造に限定されず、メモリアクセス命令でアクセスされ
る構造の記憶手段にしてもよい。レジスタファイルをア
クセスする場合のアドレス演算は、上記実施例とは逆に
ブツシュ操作に応じてデクリメントし、ポツプ操作に応
じてインクリメントするようにしてもよい。この場合ス
タック領域の限界アドレスはスタックポインタの値に対
してレジスタファイルの下位アドレス側になる。

また、スタック領域のオーバーフロー検出に加算器のキ
ャリー信号を用いる場合、設定可能なスタック領域が当
該加算器のハードウェアに制限される性質上、レジスタ
ファイル６の一部をスタック領域５ＴＡＣＫＥとして用
いる場合に、上記実施例のようにスタック限界をレジス
タファイル６の最上位側レジスタとしないときには、そ
の加算器２７と並列的にスタックポインタの値をインク
リメン／デクリメントする別の加算器を用いてスタック
領域のオーバーフローを検出してもよい。

このとき、当該専用加算器の演算結果はスタックポイン
タに戻さなくてもよい。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更す
ることができる。

例えば上記実施例では状態保存処理の制御手順を変更す
る指示を直接マイクロアドレスコントローラに与える場
合について説明したが、本発明はそれに限定されるもの
ではなく、割込みコントローラを内蔵する場合にはレジ
スタファイルのオーバーフロー検出信号を割込み信号と
してそのコントローラに与えるようにしてもよい。また
、上記実施例では分岐先アドレスそのものをコントロー
ルアドレスレジスタに保有させたが、演算処理を介して
分岐先アドレスを生成するようにしてもよい。

また、レジスタファイルはスタック領域として専用化す
ることができ、さらにスタック領域はレジスタファイル
構造に限定されず、メモリアクセス命令でアクセスされ
る構造の記憶手段にしてもよい。レジスタファイルをア
クセスする場合のアドレス演算は、上記実施例とは逆に
ブツシュ操作に応じてデクリメントし、ポツプ操作に応
じてインクリメントするようにしてもよい。この場合ス
タック領域の限界アドレスはスタックポインタの値に対
してレジスタファイルの下位アドレス側になる。

また、スタック領域のオーバーフロー検出に加算器のキ
ャリー信号を用いる場合、設定可能なスタック領域が当
該加算器のハードウェアに制限される性質上、レジスタ
ファイル６の一部をスタック領域５ＴＡＣＫ’Ｅとして
用いる場合に、上記実施例のようにスタック限界をレジ
スタファイル６の最上位側レジスタとしないときには、
その加算器２７と並列的にスタックポインタの値をイン
クリメント／デクリメントする別の加算器を用いてスタ
ック領域のオーバーフローを検出してもよい。

このとき、当該専用加算器の演算結果はスタックポイン
タに戻さなくてもよい。

以上本発明者によってなされた発明をその背景となった
利用分野であるコプロセッサに適用した場合について説
明したが、本発明はそれに限定されるものではなく、そ
の他のマイクロプロセッサやマイクロコンピュータ、そ
してインテリジェント化されたその他の周辺コントロー
ラなどに広く適用することができ、さらにＲＩＳＣマシ
ンに限定されずＣｌ５Ｃ（コンプレックス・インストラ
クション・セット・コンピュータ）マシンにも適用可能
であることは言うまでもない。本発明は少なくともデー
タ処理動作中に状態保存を行う必要のあるものに適用す
ることができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、スタックポインタとリミットポインタの値を
比較し、その比較結果による両者の一致検出に基づいて
スタック領域のオーバーフローを検出し、このオーバー
フローを検出した後に状態保存のための制御手順を切換
制御するから、スタック領域をオーバーフロー状態まで
有効に利用することができるという効果がある。

また、スタックポインタの値を更新する演算器から出力
されるキャリー信号を利用し、これに基づいて状態保存
のための制御手順を変更可能とすることによっても、上
記同様スタック領域をオーバーフロー状態まで有効に利
用することができるという効果を得る。

スタック領域をオーバーフロー状態まで有効に利用する
こができることにより、スタック領域に先にスタックさ
れている情報を外部に転送してスタック領域に空き領域
を形成する処理回数をシステム動作上最小限にすること
ができ、これによって状態保存処理のための総動作時間
をシステム動作全体において短縮することができるとい
う効果を得る。

スタック領域のオーバーフロー検出は、スタックポイン
タの値とリミットポインタの値を比較する比較手段や、
スタックポインタの値を更新する演算手段によりハード
ウェア的にもしくは自動的に行われるから、スタック領
域の管理や状態保存処理に対するソフトウェアの負担が
軽減されると共に、ソフトウェアによる固有の処理ステ
ップが必要なくなり、こりによりスタック領域の管理に
費やされる時間、さらには個々の状態保存処理にかかる
時間を短縮することができるという効果がある。

データ処理装置を１つの半導体チップに形成すると、ス
タック領域として利用される記憶手段は当該半導体チッ
プに内蔵されるため、状態保存や復帰のためにスタック
領域を高速アクセスすることができ、さらにスタック領
域のオーバーフローに起因して状態保存のための制御手
順を変更する処理の指示を直接マイクロアドレスコント
ローラに与えてマイクロフローを分岐させることにより
、スタック領域がオーバーフローしたときに状態保存処
理の制御手順を変更する処理を高速化することができる
という効果がある。

そして、リミットポインタを用いてスタック領域のオー
バーフローを検出することにより、当該リミットポイン
タに対する情報設定に従ってスタック領域の限界を記憶
手段上において自由に設定することができるようになる
。

【図面の簡単な説明】

第１図は本発明の一実施例に斯るコプロセッサの要部を
示すブロック図、 第２図はスタック領域のオーバーフローをリミットポイ
ンタとスタックポインタの値を比較して検出のための構
成を概念的に示すブロック図、第３図はスタック領域の
オーバーフローをスタックポインタの加算器値から出力
されるキャリー信号を用いて検出のための構成を概念的
に示すブロック図、 第４図はコプロセッサ全体を概略的に示すブロック図で
ある。 １・・・コプロセッサ、４・・・命令制御部、５・・・
実行部、６．７・・・レジスタファイル、ＲＦｏ−ＲＦ
、、５・・レジスタ、５ＴＡＣＫＥ・・・スタック領域
、２３・・・スタックポインタ、２４・・・リミットポ
インタ、２５・ポインタレジスタ群、２７・・・加算器
、３０・・・コンパレータ、ＧＯＭＰ・・・比較結果、
４０・・・マイクロＲＯＭ、４３・・・マイクロアドレ
スコントローラ、４４・・・コントロールアドレスレジ
スタ群、ＣＡＲ・・・キャリー信号。

Claims (1)

1. 【特許請求の範囲】 １、命令の実行に利用される記憶手段の一部又は全部を
   状態保存のためのスタック領域として利用するデータ処
   理装置であって、上記記憶手段のスタック領域における
   スタック可能なアドレスを指示するためのスタックポイ
   ンタと、そのスタック領域の限界を指示するためのリミ
   ットポインタと、上記スタックポインタの値とリミット
   ポインタの値を比較し、その一致検出に基づいて記憶手
   段に含まれるスタック領域のオーバーフローを検出する
   検出手段と、この検出手段によるオーバーフロー検出に
   基づいて状態保存のための制御手順を変更可能なシーケ
   ンス制御手段を有するデータ処理装置。 ２、１つの半導体チップに形成されていて、上記シーケ
   ンス制御手段は、検出手段によるオーバーフロー検出に
   基づいて、スタック領域に先に退避されている情報を外
   部に退避させて内蔵記憶手段上のスタック領域に空き領
   域を形成するための制御手順に動作制御手順を分岐させ
   るものである請求項１記載のデータ処理装置。 ３、上記シーケンス制御手段は、マイクロプログラムを
   保有するマイクロ制御記憶と、上記検出手段によるオー
   バーフロー検出に基づいて状態保存のためのマイクロプ
   ログラムを分岐させるマイクロアドレスコントローラと
   を含むものである請求項２記載のデータ処理装置。 ４、命令の実行に利用される記憶手段の一部又は全部を
   状態保存のためのスタック領域として利用するデータ処
   理装置であって、上記記憶手段に含まれるスタック領域
   におけるスタック可能なアドレスを指示するためのスタ
   ックポインタと、このスタックポインタの値を更新する
   演算器と、この演算器から出力されるキャリー信号に基
   づいて状態保存のための制御手順を変更可能なシーケン
   ス制御手段を有するデータ処理装置。