JPH02215176A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH02215176A JPH02215176A JP3495689A JP3495689A JPH02215176A JP H02215176 A JPH02215176 A JP H02215176A JP 3495689 A JP3495689 A JP 3495689A JP 3495689 A JP3495689 A JP 3495689A JP H02215176 A JPH02215176 A JP H02215176A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- groove
- pattern
- semiconductor lasers
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、オプトエレクトロニクス分舒、特に光通信
機習、光計１１１ｍの発光源として用いる半導体レーザ
の製造方法に関するものである。
機習、光計１１１ｍの発光源として用いる半導体レーザ
の製造方法に関するものである。
第４図に半導体レーザのウェハの状態を示す。
ウェハには半導体レーザが多数形成されており、まず、
乙のウェハ１０は短冊形状のアレー１３にへき開される
。そして、このへき開面１２が発光酊となる。
乙のウェハ１０は短冊形状のアレー１３にへき開される
。そして、このへき開面１２が発光酊となる。
半導体レーザの特性検査方法としては、ウェハ１０を個
々の半導体レーザに分離したｖｋ１１１定すると、半導
体レーザが小さいために（約３００μｍ角）、取９扱い
が難しくなる。このため、短冊形状のアレー１３の状態
のままで測定し取や扱いを容易としている。
々の半導体レーザに分離したｖｋ１１１定すると、半導
体レーザが小さいために（約３００μｍ角）、取９扱い
が難しくなる。このため、短冊形状のアレー１３の状態
のままで測定し取や扱いを容易としている。
アレー１３の状態で各半導体レーザの特性を測定するた
めには、半導体レーザ間を電気的に分離する必要が生じ
る。半導体レーザ間を電気的に分離するためにへき開面
１２と直角方向に溝１１が設けられている。
めには、半導体レーザ間を電気的に分離する必要が生じ
る。半導体レーザ間を電気的に分離するためにへき開面
１２と直角方向に溝１１が設けられている。
第５図は従来のアレー状態の一例を示す斜視図である。
この図において、１はｐ −１ｎ Ｐ基板、２はｐ−１
ｎＰバッファ層、３はｐ−ＩｎＧａＡｓ活性層、４はｎ
−ＩｎＰクラッド層、５はｎ−ＩｎｐＨ流阻止層、６は
ｐ −Ｉ ｎ Ｐ電流阻止層、７は負電極、８は正電極
、１１は溝である。
ｎＰバッファ層、３はｐ−ＩｎＧａＡｓ活性層、４はｎ
−ＩｎＰクラッド層、５はｎ−ＩｎｐＨ流阻止層、６は
ｐ −Ｉ ｎ Ｐ電流阻止層、７は負電極、８は正電極
、１１は溝である。
このような構造は、ｐ −１ｎ Ｐ基板１上にｐ−Ｉｎ
Ｐバ’１１’７７層２．ｐ−１ｎＰＧａＡｓＰ活性層３
．ｎ−ＩｎＰクラッド層４を順次エピタキシャル成長に
よって形成後、メサ構造を形成し、さらにｎ −Ｉ ｎ
Ｐ電流阻止層５．ｐ−ＩｎＰ電流阻止層６をエピタキ
シャル成長させた後に、負電極７、正電極８．溝１１を
形成するものである。
Ｐバ’１１’７７層２．ｐ−１ｎＰＧａＡｓＰ活性層３
．ｎ−ＩｎＰクラッド層４を順次エピタキシャル成長に
よって形成後、メサ構造を形成し、さらにｎ −Ｉ ｎ
Ｐ電流阻止層５．ｐ−ＩｎＰ電流阻止層６をエピタキ
シャル成長させた後に、負電極７、正電極８．溝１１を
形成するものである。
次に従来のこの溝１１の形成方法を第６図（ａ）〜（ｈ
）を参照して説明する。
）を参照して説明する。
まず、電極７，８を形成する前の厚さ約４００μｍのウ
ェハ１０′を約１００μｍに研磨し、第６図（ａ）のよ
うに−主面上にレジストを塗布し、フォトリソグラフィ
によレジストパターン１４を形成する。次に第６図（ｂ
）のようにとのレジストパターン１４をマスクとして両
生面上にＡｕＺｎまたはＡ ｕ Ｇ ｅ Ｎ ｉ等の金
属膜１５を蒸着し、その後、第６図（Ｃ）のようにリフ
トオフにより不要な金属膜１５とレジストパターン１４
を除去する。
ェハ１０′を約１００μｍに研磨し、第６図（ａ）のよ
うに−主面上にレジストを塗布し、フォトリソグラフィ
によレジストパターン１４を形成する。次に第６図（ｂ
）のようにとのレジストパターン１４をマスクとして両
生面上にＡｕＺｎまたはＡ ｕ Ｇ ｅ Ｎ ｉ等の金
属膜１５を蒸着し、その後、第６図（Ｃ）のようにリフ
トオフにより不要な金属膜１５とレジストパターン１４
を除去する。
次に第６図（ｄ）のように全体を加熱してウェハ１０’
と金属膜１５との合金化を施す。その後、第１０ （
ｅ）のようにフォトリソグラフィ工程によってレジスト
パターン１６を形成し、次いで、第６図（ｆ）のように
Ａｕ等の金属Ｍ１７を蒸着により全面に形成し、次いで
リフトオフにより第６図（ｇ）のようにレジストパター
ン１６を除去し、金属膜１７をマスクとしてエツチング
を施し、第６図（ｈ）のように溝１１を形成する。
と金属膜１５との合金化を施す。その後、第１０ （
ｅ）のようにフォトリソグラフィ工程によってレジスト
パターン１６を形成し、次いで、第６図（ｆ）のように
Ａｕ等の金属Ｍ１７を蒸着により全面に形成し、次いで
リフトオフにより第６図（ｇ）のようにレジストパター
ン１６を除去し、金属膜１７をマスクとしてエツチング
を施し、第６図（ｈ）のように溝１１を形成する。
半導体レーザ間を電気的に分離するための上述した従来
の溝形成方法は、溝１１形成前にウニ／’％１０′の研
磨を行い、ウェハ１０′が１００μｍ程度になった状態
でフ第１・リソグラフィ工程等を進めるため、割れやす
く取り扱いには非常に注意を要した。
の溝形成方法は、溝１１形成前にウニ／’％１０′の研
磨を行い、ウェハ１０′が１００μｍ程度になった状態
でフ第１・リソグラフィ工程等を進めるため、割れやす
く取り扱いには非常に注意を要した。
この発明は、ウェハの取り扱いが容易で工程の少ない、
半導体レーザ間を電気的に分離するための溝形成方法に
関する半導体レーザの製造方法を提供するものである。
半導体レーザ間を電気的に分離するための溝形成方法に
関する半導体レーザの製造方法を提供するものである。
この発明に係る半導体レーザの製造方法は、半導体レー
ザ間にエツチングにより電気的分離用の溝を形成し、次
いで研磨した後、ウエノ１の全面に金属の蒸着を行って
前記溝により分離された電極を形成するものである。
ザ間にエツチングにより電気的分離用の溝を形成し、次
いで研磨した後、ウエノ１の全面に金属の蒸着を行って
前記溝により分離された電極を形成するものである。
この発明によれば、半導体レーザ間を電気的に分離する
ためのエツチング溝形成工程が非常に容易となる。
ためのエツチング溝形成工程が非常に容易となる。
第１図（ａ）〜（ｇ）はこの発明の一実施例を説明する
ための工程図である。まず、第１図（ａ）のように電極
形成前のウェハ１０′にプラズマＣＶＤ法を用いてＳｉ
Ｎｘ膜２１を形成する。次いでこの５ｉＮｘｌ１２１上
にレジスト膜２２を形成１／ 、次いでフォトリソグラ
フィ工程でレジストパターン２２Ａを形成しく第１図（
ｂ））、このレジストパターン２２Ａをマスクにして緩
衝フッ酸等にてＳｉＮｘ膜２１をパターニングし、Ｓｉ
Ｎｘ膜パターン２１Ａを形成する〔第１図（Ｃ）〕。次
にＳ ｉＮｘ膜パターン２１Ａをマスクにして、ブロム
メタノール等でエツチングし、溝２３を形成し、その後
ＳｉＮｘ膜パターン２１Ａを全て除去し〔第１図（ｄ）
）、ウェハ１０′を約１００μｍまで研磨する。次にこ
の研磨したウェハ１０′の両面にＡｕＧｅＮｉまたはＡ
ｕＺｎ等の電極材料２４を蒸着し〔第１図（ｅ）］、加
熱して合金化し〔第１図（ｆ）］、その上にＡｕ′ＩＦ
ＩＩ料を蒸着して負電極７．正電極８を形成する〔第１
図（ｇ））。
ための工程図である。まず、第１図（ａ）のように電極
形成前のウェハ１０′にプラズマＣＶＤ法を用いてＳｉ
Ｎｘ膜２１を形成する。次いでこの５ｉＮｘｌ１２１上
にレジスト膜２２を形成１／ 、次いでフォトリソグラ
フィ工程でレジストパターン２２Ａを形成しく第１図（
ｂ））、このレジストパターン２２Ａをマスクにして緩
衝フッ酸等にてＳｉＮｘ膜２１をパターニングし、Ｓｉ
Ｎｘ膜パターン２１Ａを形成する〔第１図（Ｃ）〕。次
にＳ ｉＮｘ膜パターン２１Ａをマスクにして、ブロム
メタノール等でエツチングし、溝２３を形成し、その後
ＳｉＮｘ膜パターン２１Ａを全て除去し〔第１図（ｄ）
）、ウェハ１０′を約１００μｍまで研磨する。次にこ
の研磨したウェハ１０′の両面にＡｕＧｅＮｉまたはＡ
ｕＺｎ等の電極材料２４を蒸着し〔第１図（ｅ）］、加
熱して合金化し〔第１図（ｆ）］、その上にＡｕ′ＩＦ
ＩＩ料を蒸着して負電極７．正電極８を形成する〔第１
図（ｇ））。
上記の製造方法によると、溝２３の形状が鳩尾状であり
、溝幅が表面から溝内部にかけて広がるため、この広が
った部分には、蒸着時に陰となり電極用金属が蒸着がさ
れていないので、半導体レーザ間が電気的に分離できる
。そのためアレイ状の状態においても物理的に個々の半
導体レーザに分離した場合と同様の電流−電圧特性が得
られる。
、溝幅が表面から溝内部にかけて広がるため、この広が
った部分には、蒸着時に陰となり電極用金属が蒸着がさ
れていないので、半導体レーザ間が電気的に分離できる
。そのためアレイ状の状態においても物理的に個々の半
導体レーザに分離した場合と同様の電流−電圧特性が得
られる。
第２図は半導体レーザの電流（ｍＡ）−電圧（Ｖ）特性
図であり、この発明ではアレー状にして測定した場合で
ある。一方、個々の半導体レーザに物理的に分離して測
定した場合も全く同様であった。
図であり、この発明ではアレー状にして測定した場合で
ある。一方、個々の半導体レーザに物理的に分離して測
定した場合も全く同様であった。
第３図は電流（ｌｒＩＡ）−光出力（ｍ Ｗ ）特性図
で、この場合もこの発明により作成したウエノ）をアレ
ー状にして測定した場合と、個々の半導体レーザに物理
的に分離して測定した場合とは全く同じ特性を示した。
で、この場合もこの発明により作成したウエノ）をアレ
ー状にして測定した場合と、個々の半導体レーザに物理
的に分離して測定した場合とは全く同じ特性を示した。
上記第２図、第３図の結果から、この発明の製造方法に
より、アレー状態での半導体レーザ間は電気的に分離さ
れていることが確認された。
より、アレー状態での半導体レーザ間は電気的に分離さ
れていることが確認された。
なお、上記実施例においては、溝２３の形状が鳩尾状の
場合について述べたが、この発明はこの形状に限定され
るものではなく、溝２３の一部分に蒸着されない形状で
あればよい。また、蒸着時にウェハ１０′を傾けるなど
して、溝２３の一部分に蒸着されないようにすることも
可能である。
場合について述べたが、この発明はこの形状に限定され
るものではなく、溝２３の一部分に蒸着されない形状で
あればよい。また、蒸着時にウェハ１０′を傾けるなど
して、溝２３の一部分に蒸着されないようにすることも
可能である。
この発明は以上説明したとおり、ウェハ１ｉＦＦ磨前に
あらかじめエツチングにより電気的分離のための溝を形
成し、その後、蒸着によって電極を形成するので、溝に
よって電極が分離され、半導体レーザ間の絶縁が保たれ
る。そして、溝の作製工程中はウェハの厚さは研磨前の
厚い状態であるため、取り扱いが容易である利点を有す
る。
あらかじめエツチングにより電気的分離のための溝を形
成し、その後、蒸着によって電極を形成するので、溝に
よって電極が分離され、半導体レーザ間の絶縁が保たれ
る。そして、溝の作製工程中はウェハの厚さは研磨前の
厚い状態であるため、取り扱いが容易である利点を有す
る。
第１図はこの発明の一実施例の各工程における半導体レ
ーザの断面略図、第２図、第３図はこの発明の詳細な説
明するための半導体レーザの電流−電圧特性図ならびに
電流−光出力特性図、第４回は半導体レーザが多数形成
された従来のウェハの斜視図、第５図は従来のアレー状
態の半導体レーザの一例を示す斜視図、第６図は従来の
ウェハの電気的分離用の溝の形成方法を示す各工程にお
ける半導体レーザの断面略図である。 図中、１はｐ −Ｉ ｎ Ｐ基板、２はｐ −Ｉ ｎ
Ｐバラ１フ”層、３はｐ −１ｎ Ｇ ａ Ａ ｓ Ｐ
活性層、４はｎ −１ｎ Ｐクラッド層、５はｎ −１
ｎ Ｐ電流阻止層、６はｐ−ＩｎＰｔ４流阻止層、７は
負電極、８は正電極、１０′はウェハ、１１は溝、２１
Ａは５ｉＮｘｌｌｌｊパターン、２２Ａはレジストパタ
ーン、２３は溝、２４は電極材料である。 第１図 第２図 □電流（ｍＡ） 第３図 □を流（ｍＡ） 第 図 第 図 第 図
ーザの断面略図、第２図、第３図はこの発明の詳細な説
明するための半導体レーザの電流−電圧特性図ならびに
電流−光出力特性図、第４回は半導体レーザが多数形成
された従来のウェハの斜視図、第５図は従来のアレー状
態の半導体レーザの一例を示す斜視図、第６図は従来の
ウェハの電気的分離用の溝の形成方法を示す各工程にお
ける半導体レーザの断面略図である。 図中、１はｐ −Ｉ ｎ Ｐ基板、２はｐ −Ｉ ｎ
Ｐバラ１フ”層、３はｐ −１ｎ Ｇ ａ Ａ ｓ Ｐ
活性層、４はｎ −１ｎ Ｐクラッド層、５はｎ −１
ｎ Ｐ電流阻止層、６はｐ−ＩｎＰｔ４流阻止層、７は
負電極、８は正電極、１０′はウェハ、１１は溝、２１
Ａは５ｉＮｘｌｌｌｊパターン、２２Ａはレジストパタ
ーン、２３は溝、２４は電極材料である。 第１図 第２図 □電流（ｍＡ） 第３図 □を流（ｍＡ） 第 図 第 図 第 図
Claims (1)
- 多数の半導体レーザがつくり込まれた半導体ウェハにお
いて、電極形成前に半導体レーザにエッチングにより溝
を形成し、次にウェハを所定の厚みに研磨した後、ウェ
ハの全面に金属を蒸着し、前記溝により半導体レーザ間
が電気的に分離された電極を形成することを特徴とする
半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3495689A JPH02215176A (ja) | 1989-02-16 | 1989-02-16 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3495689A JPH02215176A (ja) | 1989-02-16 | 1989-02-16 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215176A true JPH02215176A (ja) | 1990-08-28 |
Family
ID=12428607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3495689A Pending JPH02215176A (ja) | 1989-02-16 | 1989-02-16 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215176A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629618A (ja) * | 1992-07-10 | 1994-02-04 | Sumitomo Electric Ind Ltd | マルチビーム半導体レーザ及びその製造方法 |
-
1989
- 1989-02-16 JP JP3495689A patent/JPH02215176A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629618A (ja) * | 1992-07-10 | 1994-02-04 | Sumitomo Electric Ind Ltd | マルチビーム半導体レーザ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060187985A1 (en) | High reliability etched-facet photonic devices | |
| CN116191201A (zh) | 一种半导体激光器及其制备方法 | |
| JP3928695B2 (ja) | 面発光型の半導体発光装置およびその製造方法 | |
| JPH02215176A (ja) | 半導体レーザの製造方法 | |
| JP3307186B2 (ja) | 半導体表面処理用治具 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JPH04147685A (ja) | 半導体素子の製造方法 | |
| JPS59208885A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPH01209777A (ja) | 半導体レーザ素子の製作方法 | |
| JP2000068591A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP2001284735A (ja) | 半導体発光素子及びその製造方法 | |
| JPH02251181A (ja) | 発光ダイオード装置 | |
| JP2716774B2 (ja) | 面発光型半導体レーザ装置 | |
| JPH0213943B2 (ja) | ||
| JPS61216375A (ja) | 半導体発光装置の製造方法 | |
| JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0376293A (ja) | 半導体レーザ装置 | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| JPH04329688A (ja) | リッジ導波路型半導体レーザ素子の製作方法 | |
| JPH0276284A (ja) | 半導体レーザ製造方法 | |
| JPH01117327A (ja) | 半導体素子の製造方法 | |
| JPH05315640A (ja) | 端面放射型発光ダイオード及びその製造方法 | |
| JPH02281778A (ja) | 受発光素子 |