JPH02215222A - ハーフブリッジ様式に接続されたトランジスタのためのドライブ信号発生器 - Google Patents
ハーフブリッジ様式に接続されたトランジスタのためのドライブ信号発生器Info
- Publication number
- JPH02215222A JPH02215222A JP1321592A JP32159289A JPH02215222A JP H02215222 A JPH02215222 A JP H02215222A JP 1321592 A JP1321592 A JP 1321592A JP 32159289 A JP32159289 A JP 32159289A JP H02215222 A JPH02215222 A JP H02215222A
- Authority
- JP
- Japan
- Prior art keywords
- generator
- drive signal
- ramp
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Direct Current Motors (AREA)
- Inverter Devices (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ハーフブリッジの様式で接続されるトラン
ジスタのためのドライブ信号の発生器に関する。
ジスタのためのドライブ信号の発生器に関する。
ハーフブリッジ回路にあるトランジスタのドライブは、
通常可変のデユーティ−サイ、タルを有する矩形波によ
って構成される入力信号から、その入力信号と同一の周
波数の二つの波形が得られ、それによってハーフブリッ
ジの上部トランジスタと下部トランジスタに対してそれ
ぞれ別個に最終段階のドライブを備えることが必要であ
るとされている。
通常可変のデユーティ−サイ、タルを有する矩形波によ
って構成される入力信号から、その入力信号と同一の周
波数の二つの波形が得られ、それによってハーフブリッ
ジの上部トランジスタと下部トランジスタに対してそれ
ぞれ別個に最終段階のドライブを備えることが必要であ
るとされている。
これらの2個の波形は、ハーフブリッジの作動のための
基本的な必要条件を考慮に入れるように発生することが
必要であり、すなわち、トランジスタ自身の破壊に導く
ことを防止するため2個のトランジスタの同時の導通が
生じないようにしなければならない。
基本的な必要条件を考慮に入れるように発生することが
必要であり、すなわち、トランジスタ自身の破壊に導く
ことを防止するため2個のトランジスタの同時の導通が
生じないようにしなければならない。
さらに正確に言えば、2個の最終段階の作動は交互に行
われなければならず、また、その両段階が非作動中に「
デッドタイム」が存在して、その間に両方の段階が、一
方のトランジスタの導通を開始する前にあらかじめ完全
な遮断状態に達しているように起動停止していなければ
ならない。
われなければならず、また、その両段階が非作動中に「
デッドタイム」が存在して、その間に両方の段階が、一
方のトランジスタの導通を開始する前にあらかじめ完全
な遮断状態に達しているように起動停止していなければ
ならない。
したがって、2個の波形は、それぞれの最終段階の作動
期間がつぎつぎに交互に現れ、それが対応する他の波形
の非作動期間よりも短くなっていることが必要である。
期間がつぎつぎに交互に現れ、それが対応する他の波形
の非作動期間よりも短くなっていることが必要である。
入力信号を上記の必要条件を存する2個の波形に変換す
るため現在知られている方法の一つは、信号処理装置の
使用に基づくものであり、それはその入力信号の前縁及
び後縁に対応して作動してそれらの作動期間が非作動の
期間よりも短くなるように出力信号を規整している。
るため現在知られている方法の一つは、信号処理装置の
使用に基づくものであり、それはその入力信号の前縁及
び後縁に対応して作動してそれらの作動期間が非作動の
期間よりも短くなるように出力信号を規整している。
しかしながら、処理装置は複雑でかつ高価でありそれが
ハーフブリッジ回路の多くの使用条件に適合していない
。
ハーフブリッジ回路の多くの使用条件に適合していない
。
〔発明の目的、構成及び作用効果の概要〕本発明の一目
的は、簡単で廉価であり同時に完全に信頬できる、ハー
フブリッジ回路のためのドライブ信号発生器を完成させ
、ることである。
的は、簡単で廉価であり同時に完全に信頬できる、ハー
フブリッジ回路のためのドライブ信号発生器を完成させ
、ることである。
本発明の他の目的は、使用上の要求条件に対応して、作
動期間及び非作動期間の柔軟な変動ができるドライブ信
号発生器を完成することである。
動期間及び非作動期間の柔軟な変動ができるドライブ信
号発生器を完成することである。
本発明の更に他の目的は、モノリシックタイプの集積回
路のドライブ信号発生器を完成することである。
路のドライブ信号発生器を完成することである。
以上の目的のために、本発明によるドライブ信号発生器
は、矩形波の入力信号を受領しそれを既定の上向きの傾
斜電圧と下向きの傾斜電圧の付加された下方レベルと上
方レベルの間における各種の出力信号に変換するよう構
成されたランプ波発生器、このランプ波発生器の出力に
接続された非反転入力と非作動期間の持続時間よりも短
い持続時間の作動期間を有し上記の上向き及び下向きの
傾斜電圧に左右される第一のドライブ信号を発生するた
めに第一の基準信号源に接続された反転入力を有する第
一のコンパレータ、並びにう・ンブ波発生器の出力に接
続された反転入力との第一ドライブ信号の持続時間とが
入れ替わり、その持続時間が非作動期間の持続時間より
も短く上記上向きの傾斜電圧及び下向きの傾斜電圧の勾
配に左右される作動期間を有する第二のドライブ信号を
発生するために第二の信号源に接続された非反転入力を
存する第二のコンパレータからなることを特徴とする。
は、矩形波の入力信号を受領しそれを既定の上向きの傾
斜電圧と下向きの傾斜電圧の付加された下方レベルと上
方レベルの間における各種の出力信号に変換するよう構
成されたランプ波発生器、このランプ波発生器の出力に
接続された非反転入力と非作動期間の持続時間よりも短
い持続時間の作動期間を有し上記の上向き及び下向きの
傾斜電圧に左右される第一のドライブ信号を発生するた
めに第一の基準信号源に接続された反転入力を有する第
一のコンパレータ、並びにう・ンブ波発生器の出力に接
続された反転入力との第一ドライブ信号の持続時間とが
入れ替わり、その持続時間が非作動期間の持続時間より
も短く上記上向きの傾斜電圧及び下向きの傾斜電圧の勾
配に左右される作動期間を有する第二のドライブ信号を
発生するために第二の信号源に接続された非反転入力を
存する第二のコンパレータからなることを特徴とする。
本発明の一つの実施例を、本発明の限定を意味するもの
ではない一例として図示に従って説明する。
ではない一例として図示に従って説明する。
第1図は正の電源端子4及び接地の間に直列に接続され
た2個のNMOSパワートランジスタ2及び3により形
成されたハーフブリッジ回路を示す。
た2個のNMOSパワートランジスタ2及び3により形
成されたハーフブリッジ回路を示す。
中間ブランチ点5は直列、制御のもとで負荷に接続され
る。リサイクリング・ダイオード6および7はトランジ
スタ2および3に対して逆並列に接続されている。
る。リサイクリング・ダイオード6および7はトランジ
スタ2および3に対して逆並列に接続されている。
トランジスタ2及び3はそれぞれ最終ドライブ段階8及
び9によってコントロールされるが、それらは順に本発
明によるドライブ信号発生器10によってつぎつぎに交
互にドライブされる。
び9によってコントロールされるが、それらは順に本発
明によるドライブ信号発生器10によってつぎつぎに交
互にドライブされる。
信号発生器10は最初にランプ波発生器11を含んでお
り、それはデユーティ−サイクルの変化する矩形波を有
する入力信号Viを受領し、それを既定の勾配を有する
上向きの傾斜電圧と下向きの傾斜電圧を付加された下方
レベル及び上方レベルの間で可変の振幅を有する出力信
号Vuに変換する。信号Vi及びVuは第3図のグラフ
aに示される。
り、それはデユーティ−サイクルの変化する矩形波を有
する入力信号Viを受領し、それを既定の勾配を有する
上向きの傾斜電圧と下向きの傾斜電圧を付加された下方
レベル及び上方レベルの間で可変の振幅を有する出力信
号Vuに変換する。信号Vi及びVuは第3図のグラフ
aに示される。
第1図のドライブ信号発生器10に使用されることのあ
る典型的ランプ波発生器11は、第2図に図示され、入
力信号Viによる非反転入力と回路分岐点13に接続さ
れる反転入力を有するコンパレータ12からなり、その
分岐点において出力信号Vuが得られる。上記の回路分
岐点13は、第一の電流発生器15を通じて正の電源端
子14に接続され、第二の電流発生器16を通じて接地
に接続されるが、その点にはNPN トランジスタ1日
のコレクタによりコントロールされるスイッチ17に直
列に接続されており、そのエミッタは接地に接続されて
おりそのベースはコンパレータ12の出力に接続されて
いる0回路分岐点13は、また、PNP )ランジスタ
19のエミッタにも接続されておりそのコレクタは接地
に接続されており、そのベースは基準電圧Vrを供給さ
れている。回路分岐点13は、また、外部キャパシタ2
0によって接地にも接続されている。
る典型的ランプ波発生器11は、第2図に図示され、入
力信号Viによる非反転入力と回路分岐点13に接続さ
れる反転入力を有するコンパレータ12からなり、その
分岐点において出力信号Vuが得られる。上記の回路分
岐点13は、第一の電流発生器15を通じて正の電源端
子14に接続され、第二の電流発生器16を通じて接地
に接続されるが、その点にはNPN トランジスタ1日
のコレクタによりコントロールされるスイッチ17に直
列に接続されており、そのエミッタは接地に接続されて
おりそのベースはコンパレータ12の出力に接続されて
いる0回路分岐点13は、また、PNP )ランジスタ
19のエミッタにも接続されておりそのコレクタは接地
に接続されており、そのベースは基準電圧Vrを供給さ
れている。回路分岐点13は、また、外部キャパシタ2
0によって接地にも接続されている。
第2図のランプ波発生器は次のように作動する。コンパ
レータ12は入力信号Vtのレベルがハイになるまでト
ランジスタ18をオンに保持するように作られている。
レータ12は入力信号Vtのレベルがハイになるまでト
ランジスタ18をオンに保持するように作られている。
それがオンになると、トランジスタ18はスイッチ17
を開放状態に維持するめで、電流発生器16は非活動に
なる。これらの条件の下に、電流発生器15の電流■1
は外部キャパシタ20を充電して、その端子間の電圧V
uを上昇させる。電圧上昇は、勾配と電流■1の値及び
キャパシタ20の容量との関係で発生し、電圧Vuがト
ランジスタ19の導通を決定する最大の値に達するまで
継続するが、その後は電流11を接地に放電する。
を開放状態に維持するめで、電流発生器16は非活動に
なる。これらの条件の下に、電流発生器15の電流■1
は外部キャパシタ20を充電して、その端子間の電圧V
uを上昇させる。電圧上昇は、勾配と電流■1の値及び
キャパシタ20の容量との関係で発生し、電圧Vuがト
ランジスタ19の導通を決定する最大の値に達するまで
継続するが、その後は電流11を接地に放電する。
入力信号Viがローレベルに達すると、コンパレータ1
2は、他方のトランジスタ18を停止し、それがスイッ
チ17を閉じるので、電流発生器16を作動させる。キ
ャパシタ20は、電流12−41間で放電して電圧Vu
を電流I2と■1との差とキャパシタ20の容量に応じ
た勾配に沿って降下する。
2は、他方のトランジスタ18を停止し、それがスイッ
チ17を閉じるので、電流発生器16を作動させる。キ
ャパシタ20は、電流12−41間で放電して電圧Vu
を電流I2と■1との差とキャパシタ20の容量に応じ
た勾配に沿って降下する。
電圧降下はトランジスタ19の新たな力?トオフを決定
する最小値に達するまで継続する。
する最小値に達するまで継続する。
こうしてVuに対して第3図のaに示される波形が得ら
れるが、ここで見られるようにその勾配は電流発生器1
5及び16の電流とキャパシタ20の容量によって決ま
る。設計者が承知している技法により、基準電圧と抵抗
値との間の比率によつて電流発生器内の電流は固定され
るから、このような電流は、もし必要ならば、シリコン
ストリップのテスト中にいわゆるツェナーザラピング(
Zener−zapping)による抵抗値の調節によ
って変化させることができる。この方法によって、一つ
のパワートランジスタのターンオンとその前のトランジ
スタのターンオフの間に要求されるデッドタイムを上記
の試験から正しく設定することが可能である。
れるが、ここで見られるようにその勾配は電流発生器1
5及び16の電流とキャパシタ20の容量によって決ま
る。設計者が承知している技法により、基準電圧と抵抗
値との間の比率によつて電流発生器内の電流は固定され
るから、このような電流は、もし必要ならば、シリコン
ストリップのテスト中にいわゆるツェナーザラピング(
Zener−zapping)による抵抗値の調節によ
って変化させることができる。この方法によって、一つ
のパワートランジスタのターンオンとその前のトランジ
スタのターンオフの間に要求されるデッドタイムを上記
の試験から正しく設定することが可能である。
第1図の全体図に戻って、ランプ波発生器11の出力信
号Vuは、第一のヒシテリシスコンパレータ21の非反
転入力及び第二のヒシテリシスコンパレータ22の反転
入力に印加される。コンパレータ21は、第一の基準電
圧源23に接続された反転入力を有していて、それが基
準電圧Vrlを発生し、また、コンパレータ22は第二
の基準電圧源Vr2に接続された非反転入力を有してい
て、それが前者より低い基準電圧Vr2を発生する。
号Vuは、第一のヒシテリシスコンパレータ21の非反
転入力及び第二のヒシテリシスコンパレータ22の反転
入力に印加される。コンパレータ21は、第一の基準電
圧源23に接続された反転入力を有していて、それが基
準電圧Vrlを発生し、また、コンパレータ22は第二
の基準電圧源Vr2に接続された非反転入力を有してい
て、それが前者より低い基準電圧Vr2を発生する。
コンパレータ21及び22の各出力は、それぞれ最終段
階8及び9の入力に接続される。
階8及び9の入力に接続される。
信号Vuの上向きの傾斜電圧が基準電圧源23によって
設定される基準電圧域値Vrlに達すると、コンパレー
タ21がその状態とその出力信号v1を変化するが、そ
の電圧はそれまでのローレベルからハイレベルまで移動
する(第3b図参照)。
設定される基準電圧域値Vrlに達すると、コンパレー
タ21がその状態とその出力信号v1を変化するが、そ
の電圧はそれまでのローレベルからハイレベルまで移動
する(第3b図参照)。
コンパレータ21が元の状態に戻るので出力信号V1が
ローレベルに移動して、電圧Vuがコンパレータ21の
ヒシテリシスの差額だけVrlより少ない値Vrl’に
達するまで減少する。
ローレベルに移動して、電圧Vuがコンパレータ21の
ヒシテリシスの差額だけVrlより少ない値Vrl’に
達するまで減少する。
こうして、最終段階8のドライブ信号を構成しているコ
ンパレータ21の出力における信号v1は、第3b図に
示される波形を有しているが、それは、前縁とそれに続
く後縁との間の作動期間Aの持続時間が、入れ替わる非
作動期間Bの持続時間よりも短い矩形波を有していると
いうことである。
ンパレータ21の出力における信号v1は、第3b図に
示される波形を有しているが、それは、前縁とそれに続
く後縁との間の作動期間Aの持続時間が、入れ替わる非
作動期間Bの持続時間よりも短い矩形波を有していると
いうことである。
一方、コンパレータ22の反転入力に送られる同じ信号
Vuは、上向き段階の間に域値Vr2への到達時期との
合致を決定し、また下向き段階の間に域値Vr2°への
到達時期との合致を決定するが、それは、第3c図に示
されるドライブ信号v2の形態が信号V1の作動期間A
に対して作動期間Cに入れ替わり、これらの番において
、対応する非作動期間りの持続時間よりも短い持続時間
を有しているということである。
Vuは、上向き段階の間に域値Vr2への到達時期との
合致を決定し、また下向き段階の間に域値Vr2°への
到達時期との合致を決定するが、それは、第3c図に示
されるドライブ信号v2の形態が信号V1の作動期間A
に対して作動期間Cに入れ替わり、これらの番において
、対応する非作動期間りの持続時間よりも短い持続時間
を有しているということである。
ドライブ信号v1及びv2の波形を比較することによっ
て(第3b図及び第3c図参照)、上記の各信号の作動
期間A及びCが、トランジスタ2及び3に他のトランジ
スタが導通を開始する前に安全のためにそれら自身をタ
ーンオフさせるデッドタイムT1及びT2によって入れ
替えられることがわかる。
て(第3b図及び第3c図参照)、上記の各信号の作動
期間A及びCが、トランジスタ2及び3に他のトランジ
スタが導通を開始する前に安全のためにそれら自身をタ
ーンオフさせるデッドタイムT1及びT2によって入れ
替えられることがわかる。
デッドタイムTIの持続時間は信号Vuの上向きの傾斜
電圧の勾配及び域値電圧VrlとVr2の間の差額とに
よって決められる。
電圧の勾配及び域値電圧VrlとVr2の間の差額とに
よって決められる。
またデッドタイムT2の持続時間は信号Vuの下向きの
傾斜電圧の勾配及び域値電圧Vrl’とVr2’の間の
差額とによって決められる。
傾斜電圧の勾配及び域値電圧Vrl’とVr2’の間の
差額とによって決められる。
したがって、2個のデッドタイムT1及びT2は、上記
に説明されたように、信号Vuの上向きまたは下向きの
傾斜電圧を変えることにより又は基準電圧Vrl及びV
r2を変えることにより、またさらに、コンパレータ2
1及び22のヒシテリシス(Vr 1−Vrl’ 、
Vr 2−Vr2’ )を変えることにより、変化させ
ることができる。
に説明されたように、信号Vuの上向きまたは下向きの
傾斜電圧を変えることにより又は基準電圧Vrl及びV
r2を変えることにより、またさらに、コンパレータ2
1及び22のヒシテリシス(Vr 1−Vrl’ 、
Vr 2−Vr2’ )を変えることにより、変化させ
ることができる。
上方及び下方の各最終段階8及び9は、各種の標準形式
(プッシュプル、トーテムポール、等)に従って構成さ
れ、バイポーラ、パワーMOSまたはIIIMOsのト
ランジスタをドライブすることになる。
(プッシュプル、トーテムポール、等)に従って構成さ
れ、バイポーラ、パワーMOSまたはIIIMOsのト
ランジスタをドライブすることになる。
通常、発明による10と110の2組のドライブ信号発
生器が、例えば直流電動機201のような負荷をコント
ロールするために使用されるブリッジ回路200を構成
して、それぞれのハーフブリッジ1と101を、それぞ
れの最終段階8.9及び108.109を使用して操作
するために使用されることがある(第4図参照)。
生器が、例えば直流電動機201のような負荷をコント
ロールするために使用されるブリッジ回路200を構成
して、それぞれのハーフブリッジ1と101を、それぞ
れの最終段階8.9及び108.109を使用して操作
するために使用されることがある(第4図参照)。
このような場合には、ドライブシステムは非対称タイプ
とみなされる、すなわち相互に等しいトランジスタ8と
108がそれらの作動時においては相互に等しいトラン
ジスタ9.109と同じタイプとならず、50%のデエ
ーティーサイクルを有する入力信号Viによって、直流
電動機の停止状態が発生しない場合が考えられる。しか
しながら、これらの問題が生じないようにするには、デ
ッドタイムT1=T3及びT2 = T4となるように
ドライブ信号v1及びv2並びにv3及びv4に対して
配慮を行うだけで十分である。
とみなされる、すなわち相互に等しいトランジスタ8と
108がそれらの作動時においては相互に等しいトラン
ジスタ9.109と同じタイプとならず、50%のデエ
ーティーサイクルを有する入力信号Viによって、直流
電動機の停止状態が発生しない場合が考えられる。しか
しながら、これらの問題が生じないようにするには、デ
ッドタイムT1=T3及びT2 = T4となるように
ドライブ信号v1及びv2並びにv3及びv4に対して
配慮を行うだけで十分である。
第1図は、本発明によるハーフブリッジ回路のためのド
ライブ信号発生器のブロック図である。第2図は、第1
図のドライブ信号発生器に含まれるランプ波発生器の細
部の回路図である。 第3図は、第1図の信号発生器で作用する原理的諸信号
の時間経過に伴う変化曲線を示すグラフである。 第4図は、直流電動機をコントロールするために使用さ
れるブリッジ回路におけるそれぞれのハーフブリッジに
ある各トランジスタをドライブするための、第1図の信
号発生器に類似した2個の信号発生器の応用例を示す回
路図である。 10・・・ドライブ信号発生器、11・・・ランプ波発
生器、13・・・中間分岐点、15・・・第一の電流発
生器、16・・・第二の電流発生器、21・・・第一コ
ンパレータ、22・・・第二のコンパレータ、23・・
・第一の基準信号源、24・・・第二の基準信号源。 代理人 弁理士 小 川 信 −
ライブ信号発生器のブロック図である。第2図は、第1
図のドライブ信号発生器に含まれるランプ波発生器の細
部の回路図である。 第3図は、第1図の信号発生器で作用する原理的諸信号
の時間経過に伴う変化曲線を示すグラフである。 第4図は、直流電動機をコントロールするために使用さ
れるブリッジ回路におけるそれぞれのハーフブリッジに
ある各トランジスタをドライブするための、第1図の信
号発生器に類似した2個の信号発生器の応用例を示す回
路図である。 10・・・ドライブ信号発生器、11・・・ランプ波発
生器、13・・・中間分岐点、15・・・第一の電流発
生器、16・・・第二の電流発生器、21・・・第一コ
ンパレータ、22・・・第二のコンパレータ、23・・
・第一の基準信号源、24・・・第二の基準信号源。 代理人 弁理士 小 川 信 −
Claims (1)
- 【特許請求の範囲】 1、矩形波の入力信号を受領し、それを既定の勾配を有
する上向き及び下向きの傾斜電圧が付加された下側レベ
ルと上側レベルの間で変化する一つの出力に変換するた
めに適するランプ波発生器(11)、このランプ波発生
器(11)の出力に接続される非反転入力と第一の基準
信号源(23)に接続される反転入力を有し、作動期間
の持続時間が非作動期間の持続時間に比して短縮され、
上向きと下向きの各傾斜電圧の勾配に左右される第一の
ドライブ信号を発生するための第一のコンパレータ(2
1)並びに上記ランプ波発生器(11)の出力に接続さ
れる反転入力と第二の基準信号源(24)に接続される
非反転入力を有し、上記第一のドライブ信号と入れ替わ
る作動期間を有しその持続時間が非作動期間の持続時間
に比して短縮され、上向きと下向きの各傾斜電圧の勾配
に左右される第二のドライブ信号を発生するための第二
のコンパレータ(22)からなることを特徴とする、ハ
ーフブリッジ様式に接続されたトランジスタのためのド
ライブ信号発生器。 2、前記コンパレータ(21、22)がヒシテリシスタ
イプであることを特徴とする請求項1記載のドライブ信
号発生器。 3、前記ランプ波発生器(11)が、1個のコンパレー
タからなり、それが前記入力信号を供給される非反転入
力と、第一の電流発生器(15)と前記コンパレータ(
12)の出力によってドライブされるスイッチ(17)
によって制御される第二の電流発生器(16)との間の
中間分岐点(13)に接続される反転入力を有し、前記
中間分岐点(13)が前記ランプ波発生器(11)の出
力信号を構成する電圧によって充電されることがあるキ
ャパシタ(20)に接続されており、前記出力電圧の前
記の下限及び上限を決定するための機構(19)を備え
ていることを特徴とする請求項1記載のドライブ信号発
生器。 4、前記機構(19)がコンパレータ(12)の前記反
転入力と接地との間に接続されるトランジスタ(19)
により構成され、それが既定の基準電圧による極性を付
与されたベースを有することを特徴とする請求項3記載
のドライブ信号発生器。 5、それがモノリシック集積回路の形式で達成されるこ
とを特徴とする請求項1記載のドライブ信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22952A/88 | 1988-12-15 | ||
| IT8822952A IT1228028B (it) | 1988-12-15 | 1988-12-15 | Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215222A true JPH02215222A (ja) | 1990-08-28 |
Family
ID=11202239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1321592A Pending JPH02215222A (ja) | 1988-12-15 | 1989-12-13 | ハーフブリッジ様式に接続されたトランジスタのためのドライブ信号発生器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5140591A (ja) |
| EP (1) | EP0373693B1 (ja) |
| JP (1) | JPH02215222A (ja) |
| KR (1) | KR900011142A (ja) |
| DE (1) | DE68917881T2 (ja) |
| DK (1) | DK630889A (ja) |
| IT (1) | IT1228028B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622590A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 負荷体駆動装置 |
| JP2007158963A (ja) * | 2005-12-07 | 2007-06-21 | Toyota Motor Corp | スイッチタイミング制御回路 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658549B2 (ja) * | 1990-10-17 | 1997-09-30 | 日本電気株式会社 | マイクロコンピュータ |
| US5274274A (en) * | 1992-03-23 | 1993-12-28 | Power Integrations, Inc. | Dual threshold differential discriminator |
| DE4216203A1 (de) * | 1992-05-15 | 1993-11-18 | Sgs Thomson Microelectronics | Steuerschaltung |
| JP2845253B2 (ja) * | 1992-07-15 | 1999-01-13 | 日本電気株式会社 | キードパルス検出回路 |
| US5298814A (en) * | 1992-08-18 | 1994-03-29 | Micro Power Systems, Inc. | Active analog averaging circuit and ADC using same |
| US5546045A (en) * | 1993-11-05 | 1996-08-13 | National Semiconductor Corp. | Rail to rail operational amplifier output stage |
| US5438291A (en) * | 1993-12-16 | 1995-08-01 | Texas Instruments Incorporated | Controlled delay digital clock signal generator |
| JPH088709A (ja) * | 1994-06-17 | 1996-01-12 | Harris Corp | ブリッジ制御回路 |
| US5488323A (en) * | 1994-12-14 | 1996-01-30 | United Technologies Corporation | True hysteresis window comparator for use in monitoring changes in switch resistance |
| US5598119A (en) * | 1995-04-05 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for a load adaptive pad driver |
| US5543740A (en) * | 1995-04-10 | 1996-08-06 | Philips Electronics North America Corporation | Integrated half-bridge driver circuit |
| US5642067A (en) * | 1995-07-26 | 1997-06-24 | Grace; James W. | Variable slew rate pulse generator |
| WO1997017761A1 (en) * | 1995-11-07 | 1997-05-15 | Philips Electronics N.V. | Circuit arrangement |
| US5754065A (en) * | 1995-11-07 | 1998-05-19 | Philips Electronics North America Corporation | Driving scheme for a bridge transistor |
| US5739711A (en) * | 1995-12-01 | 1998-04-14 | Lucent Technologies Inc. | Regulation circuit for bipolar voltage switching circuits having logic circuitry using a single error amplifier for regulation of both positive and negative voltages |
| US5929671A (en) * | 1996-02-05 | 1999-07-27 | Cypress Semiconductor Corporation | Waveform generator |
| US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
| JP3697353B2 (ja) | 1998-06-29 | 2005-09-21 | 株式会社日立産機システム | インバータ装置 |
| DE19853191A1 (de) * | 1998-11-18 | 2000-05-25 | Alcatel Sa | Schaltungsanordnung zur Erzeugung eines Zweiphasentaktes |
| US6329876B1 (en) * | 1999-01-04 | 2001-12-11 | Tripath Technology, Inc. | Noise reduction scheme for operational amplifiers |
| DE19905053C2 (de) * | 1999-02-08 | 2003-05-08 | Infineon Technologies Ag | Komparatorschaltung |
| US6362767B1 (en) * | 1999-03-22 | 2002-03-26 | The Board Of Trustees Of The Leland Stanford Junior University | Methods for simultaneous analog-to-digital conversion and multiplication |
| DE10120705A1 (de) | 2001-04-27 | 2002-11-14 | Stribel Gmbh | Ansteuerung für Halbbrücke |
| KR100871828B1 (ko) * | 2007-01-29 | 2008-12-03 | 삼성전자주식회사 | 히스테리시스 특성을 이용한 싱글 슬로프 adc와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서 |
| US7570087B2 (en) * | 2007-03-23 | 2009-08-04 | System General Corp. | Switching drive circuit for soft switching |
| JP2011244191A (ja) * | 2010-05-18 | 2011-12-01 | Panasonic Corp | 駆動装置 |
| US8643355B2 (en) * | 2011-02-07 | 2014-02-04 | Semiconductor Components Industries, Llc | Method for generating a signal and structure therefor |
| JP2018046630A (ja) * | 2016-09-13 | 2018-03-22 | 株式会社東芝 | 制御装置及び制御方法 |
| DE102017218305A1 (de) * | 2017-10-13 | 2019-04-18 | Conti Temic Microelectronic Gmbh | Verfahren zum Steuern einer Halbleiterbrücke eines elektrisch betreibbaren Motors mittels eines Rampensignals, Steuerungseinrichtung sowie Anordnung |
| CN108429436A (zh) * | 2018-05-21 | 2018-08-21 | 苏州舜唐新能源电控设备有限公司 | 一种增强型mosfet驱动电路及车载直流电源转换装置 |
| CN109818487B (zh) * | 2019-02-03 | 2021-03-16 | 大悦创新(苏州)医疗科技股份有限公司 | H桥电路及具有其的神经肌肉电刺激装置 |
| CN110534323B (zh) * | 2019-09-27 | 2024-12-17 | 中国石油化工股份有限公司 | 有载调压驱动开关电路以及应用该开关电路的三相变压器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503396A (en) * | 1982-04-02 | 1985-03-05 | Ampex Corporation | Circuit and method for generating a ramp signal |
| US4454454A (en) * | 1983-05-13 | 1984-06-12 | Motorola, Inc. | MOSFET "H" Switch circuit for a DC motor |
| JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
| US4825102A (en) * | 1986-09-11 | 1989-04-25 | Matsushita Electric Industrial Co., Ltd. | MOS FET drive circuit providing protection against transient voltage breakdown |
| US4910416A (en) * | 1988-03-04 | 1990-03-20 | Modicon, Inc. | Power switch monitor to improve switching time |
| GB2230681B (en) * | 1989-04-15 | 1993-08-25 | Ibm | Self-adapting vertical scan circuit for raster-scanned cathode ray tube displays |
| US5045800A (en) * | 1990-03-23 | 1991-09-03 | Power Integrations, Inc. | Pulse width modulator control circuit |
-
1988
- 1988-12-15 IT IT8822952A patent/IT1228028B/it active
-
1989
- 1989-12-04 DE DE68917881T patent/DE68917881T2/de not_active Expired - Fee Related
- 1989-12-04 EP EP89203059A patent/EP0373693B1/en not_active Expired - Lifetime
- 1989-12-06 US US07/446,866 patent/US5140591A/en not_active Expired - Lifetime
- 1989-12-13 DK DK630889A patent/DK630889A/da not_active Application Discontinuation
- 1989-12-13 JP JP1321592A patent/JPH02215222A/ja active Pending
- 1989-12-14 KR KR1019890018501A patent/KR900011142A/ko not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622590A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 負荷体駆動装置 |
| JP2007158963A (ja) * | 2005-12-07 | 2007-06-21 | Toyota Motor Corp | スイッチタイミング制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| IT8822952A0 (it) | 1988-12-15 |
| EP0373693B1 (en) | 1994-08-31 |
| DE68917881T2 (de) | 1995-04-27 |
| KR900011142A (ko) | 1990-07-11 |
| US5140591A (en) | 1992-08-18 |
| EP0373693A2 (en) | 1990-06-20 |
| DK630889A (da) | 1990-06-16 |
| IT1228028B (it) | 1991-05-27 |
| DK630889D0 (da) | 1989-12-13 |
| DE68917881D1 (de) | 1994-10-06 |
| EP0373693A3 (en) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0373693B1 (en) | Generator of drive signals for transistors connected in a half-bridge configuration | |
| US5606491A (en) | Multiplying and inverting charge pump | |
| AU726077B2 (en) | Gate control circuit for voltage drive switching element | |
| JP2000253646A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US6816000B2 (en) | Booster circuit | |
| US4135235A (en) | Synthesizer circuit for generating three-tier waveforms | |
| WO1985005742A1 (en) | Transformerless drive circuit for field-effect transistors | |
| KR100239601B1 (ko) | 충전 펌프 | |
| JPH08111635A (ja) | 半導体スイッチの制御回路 | |
| US20040135564A1 (en) | Switching mode voltage regulator and method thereof | |
| US6469569B1 (en) | Booster circuit | |
| JPH0715949A (ja) | 電力変換装置のゲート駆動回路 | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US20250274031A1 (en) | Driving circuit and driving method for power semiconductor element, and power module | |
| EP0608667A1 (en) | Driving circuit for a field effect transistor in final semibridge stage | |
| JPH05137320A (ja) | 電圧発生回路 | |
| JP2838212B2 (ja) | のこぎり波発振器段 | |
| JPH01155715A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| JPH09201041A (ja) | 2段式昇圧回路 | |
| JP3633540B2 (ja) | 降圧コンバータおよび降圧コンバータのfet駆動方法 | |
| JP3623701B2 (ja) | H型ブリッジ電源 | |
| SU1305843A1 (ru) | Транзисторный ключ | |
| JPS5925577A (ja) | スイツチングレギユレ−タ装置 | |
| JP2600707B2 (ja) | 昇圧回路 |