JPH0221604B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は交流定電圧電源装置に関するものであ
る。

〔従来の技術〕

一般に交流定電圧電源装置は種々の分野に用い
られている。例えば電子写真複写機においては、
感光体の高感度化の研究が進められる一方それに
応じて露光用光源の発光出力の安定化が求められ
るようになつてきており、この分野においても精
度の高い交流定電圧電源装置が必要とされてい
る。

このような要請から従来例えば第１図に示す構
成の交流定電圧電源装置が知られている。即ち、
交流電源１に双方向性半導体スイツチング素子で
ある双方向性サイリスタ２を介して例えば原稿露
光用ハロゲン白熱電球などの負荷３を接続する。
そして交流電源１には電源トランス１１１を介し
て全波整流器４を接続し、この全波整流器４の正
側出力端子ａと負側出力端子ｂとの間に抵抗５及
び定電圧ダイオード６の直列回路を接続する。そ
して前記定電圧ダイオード６の両端には、双方向
性サイリスタ２の導通位相を制御する制御回路７
を接続する。この制御回路７は、前記定電圧ダイ
オード６の両端に、トランジスタ８とコンデンサ
９の直列回路及び抵抗１０と抵抗１１の直列回路
をそれぞれ接続し、このコンデンサ９の両端に
PUT（プロクラマブルユニジヤンクシヨントラン
ジスタ）１２とパルストランス１３の一次側コイ
ルの直列回路を接続し、このPUT１２のゲート
を前記抵抗１０と抵抗１１の接続点に接続すると
共にPUT１２のアノードを抵抗１２１を介して
前記全波整流器４の正側出力端子ａに接続して構
成され、コンデンサ９の両端電圧が抵抗１０及び
抵抗１１により定まるPUT１２のゲート電圧を
越える度毎にPUT１２が導通し、パルストラン
ス１３を介して前記双方向性サイリスタ２のゲー
トにトリガパルスを与えるようにしている。

一方前記負荷３には電圧検出回の１４を接続す
る。この電圧検出回路１４は、前記負荷３に並列
に負荷電圧検出トランス１５の一次側コイルを接
続し、この負荷電圧検出トランス１５の二次側コ
イルの両端に全波整流器１６の入力端子を接続
し、この全波整流器１６の正側出力端子ｃと負側
出力端子ｄとの間に抵抗１７及び抵抗１８の直列
回路を接続すると共に負側出力端子ｄを前記全波
整流器４の負側出力端子ｂに接続し、抵抗１８の
両端にコンデンサ１９を接続し、このコンデンサ
１９の両端に抵抗２０及びコンデンサ２１の直列
回路を接続して構成され、コンデンサ２１の両端
に負荷３の両端電圧に対応する検出電圧を発生す
るようにしている。

そして前記抵抗２０と前記コンデンサ２１の接
続点ｅと前記全波整流器１６の負側出力端子ｄと
の間に誤差増幅器２２を接続する。この誤差増幅
器２２は、前記抵抗２０と前記コンデンサ２１の
接続点ｅに抵抗２３を介して一方のトランジスタ
２４のベースを接続し、このトランジスタ２４の
エミツタを他方のトランジスタ２５のエミツタに
接続し、これらのエミツタを抵抗２６を介して前
記全波整流器１６の負側出力端子ｄに接続すると
共にこの負側出力端子ｄに起動用直流電源２７の
負側端子を接続し、前記トランジスタ２４のコレ
クタを抵抗２８を介して前記起動用直流電源２７
の正側端子に接続し、前記トランジスタ２４のベ
ースを抵抗２９及びコンデンサ３０を介して当該
トランジスタ２４のコレクタに接続し、前記トラ
ンジスタ２５のコレクタを前記起動用直流電源２
７の正側端子に接続し、トランジスタ２５のベー
スを前記起動用直流電源２７の両端子間に接続さ
れたポテンシヨメータ３１の可動子に接続し、前
記トランジスタ２４のコレクタを抵抗３２を介し
て前記トランジスタ８のベースに接続し、前記起
動用直流電源２７の負側端子を前記コンデンサ９
とパルストランス１３の接続点に接続して構成さ
れ、ポテンシヨメータ３１によるトランジスタ２
５のベース電圧を基準電圧とし、この基準電圧と
前記コンデンサ２１の両端に発生する検出電圧に
対応するトランジスタ２４のベース電圧とを比較
し、この差に応じてトランジスタ２４のコレクタ
即ちＱ点に発生する誤差出力を抵抗３２を介して
前記トランジスタ８のベースに加えるようにして
いる。

このような構成によつて、誤差増幅器２２の誤
差出力により制御回路７におけるトランジスタ８
のベース電圧をコントロールし、コンデンサ９の
両端電圧のdv／dtを制御することにより、双方
向性サイリスタ２のゲートへのトリガパルスの発
生位相を制御して負荷３の両端電圧を定電圧化す
るようにしている。尚図中、３３はノイズフイル
タ用コンデンサ、３４及び３５はノイズフイルタ
を構成するコンデンサ及びインダクタ、３６及び
３７はサージ吸収回路を構成するコンデンサ及び
抵抗である。

〔発明が解決しようとする課題〕

しかしながら斯かる構成によれば、電源トラン
ス１１１及び負荷３の負荷電圧の検出に負荷電圧
検出トランス１５を用いているため、装置全体が
大型で大重量となる上、トランスは高価であり、
製造コストが大きくなる欠点がある。

本発明者は、以上の如き事情に基づき鋭意研究
を重ねた結果、負荷と双方向性半導体スイツチン
グ素子の接続点と、交流電源に接続される全波整
流器の出力端子との間に、逆阻止３端子サイリス
タと抵抗の直列回路を介挿し、この逆阻止３端子
サイリスタを双方向性半導体スイツチング素子と
同期して導通せしめることにより負荷の両端電圧
及びこの両端電圧に近似した電圧を検出できるこ
とを見出し、本発明を完成するに至つた。

本発明は、負荷の両端電圧を確実に一定化する
ことができ、その上負荷の両端電圧をトランスを
用いずに検出することができ、しかも電源トラン
スが不要である小型軽量で製造コストの低い交流
定電圧電源装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明の特徴とするところは、交流電源と、こ
の交流電源より給電される負荷と、この負荷と前
記交流電源との間に介挿された双方向性半導体ス
イツチング素子と、その入力端子が前記交流電源
に接続された全波整流器と、この全波整流器の出
力端子間に接続された、前記双方向性半導体スイ
ツチング素子の導通位相を制御する制御回路と、
前記負荷と前記双方向性半導体スイツチング素子
の接続点と前記全波整流器の出力端子との間に介
挿された、半導体スイツチング素子と電圧検出用
抵抗の直列回路、この直列回路の両端に接続し
た、コンデンサと抵抗の直列回路、前記コンデン
サと抵抗の接続点と前記半導体スイツチング素子
と前記電圧検出用抵抗の接続点との間に介挿した
整流素子を具えて成る負荷電圧検出回路と、前記
電圧検出用抵抗において得られる検出電圧を受
け、この検出電圧と予め設定される基準電圧との
差に応じた誤差出力を発生する誤差増幅器とを具
えて成り、前記制御回路は、前記誤差増幅器より
の誤差出力により、前記双方向性半導体スイツチ
ング素子及び前記半導体スイツチング素子の導通
位相を同期して制御する点にある。

〔実施例〕

以下本発明の一実施例を図面によつて説明す
る。

本発明の一実施例の回路図を第２図に示す。第
１図と同一部分には同符号を付して示してある。
この例においては交流電源１に双方向性半導体ス
イツチング素子例えば双方向性サイリスタ２を介
して例えば原稿露光用ハロゲン白熱電球などの負
荷３を接続し、そして交流電源１には例えば４個
のダイオードドＤ１，Ｄ２，Ｄ３，Ｄ４より成る
全波整流器４の入力端子を接続し、この全波整流
器４の正側出力端子ａと負側出力端子ｂとの間に
抵抗５及び定電圧ダイオード６の直列回路を接続
し、この定電圧ダイオード６の両端にはダイオー
ド４１とコンデンサ４２の直列回路及び双方向性
サイイリスタ２の導通位相を制御する制御回路７
を接続する。

この制御回路は、前記定電圧ダイオード６の両
端に、抵抗４３、トランジスタ８、コンデンサ９
の直列回路及び抵抗１０、ダイオード４４、抵抗
１１の直列回路をそれぞれ接続し、コンデンサ９
の両端にPUT１２とパルストランス１３の一次
側コイルの直列回路を接続し、このPUT１２の
ゲートをダイオード４４と抵抗１１の接続点に接
続すると共にPUT１２のアノードを抵抗１２１
を介して前記全波整流器４の正側出力端子ａに接
続し、トランジスタ８のベースをダイオード４５
を介して抵抗１０とダイオード４４の接続点に接
続して構成する。

一方前記負荷３の両端に、当該両端の各々にそ
れぞれのアノード側が接続されるよう整流素子例
えばダイオード４６及び整流素子例えばダイオー
ド４７の直列回路を設け、これらダイオード４６
とダイオード４７との接続点ｆと前記全波整流器
４の例えば負側出力端子ｂとの間に抵抗４８、半
導体スイツチング素子例えば逆阻止３端子サイリ
スタ４９、電圧検出用抵抗５０の直列回路を介挿
し、この直列回路の両端にはノイズを防除するた
めのコンデンサ７１と抵抗７２の直列回路を接続
し、これらコンデンサ７１と抵抗７２の接続点と
前記逆阻止３端子サイリスタ４９と前記電圧検出
用抵抗５０の接続点との間には整流素子例えばダ
イオード７３を介挿し、前記電圧検出用抵抗５０
の両端にはダイオード５１と抵抗５２の直列回路
を接続し、この抵抗５２の両端には抵抗５３とコ
ンデンサ５４の直列回路を接続し、このコンデン
サ５４の両端は抵抗５５とコンデンサ５６の直列
回路を接続し、逆阻止３端子サイリスタ４９のゲ
ートを抵抗５７、ダイオード５８を介して、前記
PUT１２とパルストランス１３の一次側コイル
との接続点に接続し、逆阻止３端子サイリスタ４
９のゲートとカソードとの間に抵抗５９を接続し
て電圧検出回路１４を構成する。

そして前記抵抗５５と前記コンデンサ５６の接
続点ｇと前記全波整流器４の負側出力端子ｂとの
間に誤差増幅器２２を接続する。この誤差増幅器
２２は、前記抵抗５５と前記コンデンサ５６の接
続点ｇに抵抗２３を介して一方のトランジスタ２
４のベースを接続し、このトランジスタ２４のエ
ミツタを他方のトランジスタ２５のエミツタに接
続し、これらのエミツタを抵抗２６を介して前記
全波整流器４の負側出力端子ｂに接続し、トラン
ジスタ２４のコレクタを抵抗２８を介して前記ダ
イオード４１と前記コンデンサ４２の接続点に接
続し、トランジスタ２５のコレクタを抵抗６０を
介して前記ダイオード４１と前記コンデンサ４２
の接続点に接続し、コンデンサ４２の両端には抵
抗６１、ポテシンヨメータ３１、抵抗６２の直列
回路を接続し、トランジスタ２５のベースをポテ
ンシヨメータ３１の可動子に接続し、トランジス
タ２４のベースとコレクタ間には抵抗８１とコン
デンサ８２の直列回路を接続し、トランジスタ２
４のコレクタを抵抗３２を介して前記トランジス
タ８のベースに接続して構成する。尚図中、１０
０はソフトスタート回路を示し、１０１，１０
２，１０３は抵抗、１０４はフオトカプラー、１
０５はトランジスタ、１０６は定電圧ダイオー
ド、１０７はコンデンサ、１０８はダイオードで
ある。

上記実施例によれば、交流電源１が投入され、
この交流電源１の電圧波形が、例えば第３図に示
すように、時刻T1に零電圧から正の半サイクル
が開始されたとする（このときの電流の流れる方
向を第２図において矢印Ａで示す方向とする。）
と、次の電圧が零となる時刻T2までの半サイク
ルの間に、全波整流器４介してコンデンサ９が充
電され、このコンデンサ９の両端電圧が抵抗１１
の両端電圧より大きくなる時刻TaにPUT１２が
導通し、パルストランス１３によりトリガパルス
が双方向性サイリスタ２及び逆阻止３端子サイリ
スタ４９の各ゲートに与えられ、この時刻Taで
双方向性サイリスタ２と逆阻止３端子サイリスタ
４９が同時に導通する。双方向性サイリスタ２が
導通すると負荷３の両端には第４図に示すように
交流電源１と同一波形の電圧が生ずる。一方逆阻
止３端子サイリスタ４９が導通すると、ダイオー
ド４７は逆方向電圧が加えられるため非導通とな
り、ダイオード４６、抵抗４８、逆阻止３端子サ
イリスタ４９、電圧検出用抵抗５０、ダイオード
Ｄ３の直列回路が交流電源１に並列に接続された
閉回路となり、電圧検出用抵抗５０の両端には第
５図に示すように抵抗４８とにより定まる交流電
源１の両端電圧に対応した電圧が生ずる。ところ
で時刻Taから時刻T2までの間は、上述したよう
に負荷３の両端には交流電源１と同一波形の電圧
が生ずるため電圧検出用抵抗５０の両端電圧は負
荷３の両端電圧に対応した電圧となる。従つて時
刻T₁から時刻T2までの半サイクルにおいては、
電圧検出用抵抗５０の両端電圧を検出電圧としこ
の検出電圧に応じて定まる電圧が誤差増幅器２２
のトランジスタ２４のベースに加えられ、予め設
定されるポテンシヨメータ３１によるトランジス
タ２５のベース電圧を基準電圧とし、この基準電
圧とトランジスタ２４のベース電圧との差に応じ
てトランジスタ２４のコレクタ即ちＱ点に誤差出
力が発生し、この誤差出力が抵抗３２を介してト
ランジスタ８のベースに加えられ、この誤差出力
に応じた適正な位相でPUT１２が導通され、こ
れにより次の半サイクル即ち第３図に示すように
時刻T2から時刻T3までの半サイクルの間におけ
る双方向性サイリスタ２の導通位相即ち導通時刻
Tbの時期が制御され、この結果負荷３の両端電
圧が設定された基準電圧に対応した一定の電圧と
なるよう制御される。

次いで、時刻T2からは交流電源１の電圧波形
は第３図に示すように極性が反転し負の半サイク
ルが開始され（このとき電流の流れる方向は第２
図において矢印Ｂで示す方向となる。）、次に電圧
が零となる時刻T3までの半サイクルの間に、放
電後のコンデンサ９が、時刻T₁から時刻T2まで
の半サイクルの間における上述の誤差出力を受け
たトランジスタ８により制御されながら、再び全
波整流器４を介して充電され、このコンデンサ９
の両端電圧が抵抗１１の両端電圧より大きくなる
時刻TbにPUT１２が導通し、パルストランス１
３によりトリガパルスが双方向性サイリスタ２及
び逆阻止３端子サイリスタ４９の各ゲートに与え
られ、この時刻Tbで双方向性サイリスタ２と逆
阻止３端子サイリスタ４９が同時に導通する。双
方向性サイリスタ２が導通すると負荷３の両端に
は第４図に示すように交流電源１と同一波形の電
圧が生ずる。一方逆阻止３端子サイリスタ４９が
導通すると、ダイオード４６は逆方向電圧が加え
られるため非導通となり、ダイオード４７、抵抗
４８、逆阻止３端子サイリスタ４９、電圧検出用
抵抗５０、ダイオードＤ１の直列回路が負荷３に
並列に接続された閉回路となり、電圧検出用抵抗
５０の両端には第５図に示すように抵抗４８とに
より定まる負荷３の両端電圧に直接対応した電圧
が生ずる。従つて時刻T2から時刻T3までの半サ
イクルにおいても、電圧検出用抵抗５０の両端電
圧を検出電圧としこの検出電圧に応じて定まる電
圧が誤差増幅器２２のトランジスタ２５のベース
に加えられ、既述と同様にして次の半サイクル即
ち第３図に示すように時刻T3から時刻T4までの
半サイクルの間における双方向性サイリスタ２の
導通位相即ち導通時刻Tcの時期が制御され、こ
の結果負荷３の両端電圧が設定された基準電圧に
対応した一定の電圧となるよう制御される。

以上交流電源１の１サイクルの間に限つて説明
したが、上述の作用は交流電源１のすべてのサイ
クルにおいて得られるものであり、従つて交流電
源１の電圧変動があつても負荷３の両端電圧を設
定された基準電圧に対応した一定の電圧に保つこ
とができる。

このように上記実施例によればダイオード４６
及びダイオード４７の直列回路をその各々のアノ
ード側が負荷３の両端に接続されるよう設け、抵
抗４８、逆阻止３端子サイリスタ４９、電圧検出
用抵抗５０の直列回路を、ダイオード４６とダイ
オード４７の接続点と、交流電源１にその入力端
子が接続された全波整流器４の出力端子との間に
介挿し、逆阻止３端子サイリスタ４９を双方向性
サイリスタ２と同期して導通せしめるため、交流
電源１の畔サイクル毎に、ダイオード４６、抵抗
４８、逆阻止３端子サイリスタ４９、電圧検出用
抵抗５０、ダイオードＤ３の直列回路が交流電源
１に並列に接続された閉回路と、及びダイオード
４７、抵抗４８、逆阻止３端子サイリスタ４９、
電圧検出用抵抗５０、ダイオードＤ１の直列回路
が負荷３に並列に接続された閉回路とが繰り返し
て形成されることとなり、一方の半サイクルにお
いては電圧検出用抵抗５０の両端に交流電源１の
両端電圧に対応した電圧が発生するが、このとき
負荷３の両端電圧が実質上交流電源１の両端電圧
と同一であるため、電圧検出用抵抗５０の両端電
圧は間接的に負荷３の両端電圧に対応したものと
なり、他方の半サイクルにおいては電圧検出用抵
抗５０の両端に負荷３の両端電圧に直接対応する
電圧が発生するため、電圧検出用抵抗５０の両端
電圧を検出電圧として用いることにより、トラン
スを用いることなく負荷３の両端電圧を半サイク
ル毎に検出することができる上、電源トランスが
不要となり、この結果小型軽量で製造コストの低
い交流電圧電源装置を得ることができる。

ところで、一般にサイリスタを用いる場合にお
いては、その誤動作の原因となるノイズを防除す
るために並列コンデンサのみ或いはコンデンサと
抵抗の直列回路を接続してノイズフイルタが構成
されるが、前記逆阻止３端子イリスタ４９につい
て単にそのような構成のノイズフイルタを設ける
のみではコンデンサに蓄積された電荷が逆阻止３
端子サイリスタ４９の導通時に電圧検出用抵抗５
０に漏れるため、これが原因となつて電圧検出用
抵抗５０の両端電圧に誤差が生ずることがある。
然るに既述の構成に従つてダイオード７３を介挿
せしめることにより、逆阻止３端子サイリスタ４
９の導通時においては、ノイズ用コンデンサ７１
と逆阻止時においては、コンデンサ７１と逆阻止
３端子サイリスタ４９とダイオード７３とより成
る閉回路が形成されてコンデンサ７１に蓄積され
た電荷が電圧検出用抵抗５０に漏れずに当該閉回
路内で消費されるようになるため、コンデンサ７
１からの電荷の漏れが原因となつて電圧検出用抵
抗５０の両端電圧に生ずる誤差が確実に除去さ
れ、この結果ノイズが除去されて逆阻止３端子サ
イリスタ４９の誤動作が防止されると共にこのノ
イズ除去に伴なう幣害が生ずることがなくて信頼
性の高い検出電圧を得ることができる。

尚ソフトスタート回路１００は必要に応じて設
けられるもので負荷３の立ち上がり時におけるラ
ツシユ電流を防止するものであり、抵抗８１及び
コンデンサ８２はトランジスタ２４の発振を防止
するためのものである。

以上において、誤差増幅器２２、制御回路７の
構成は本実施例に限らず公知の他の構成としても
よい。また電圧検出回路１４において、電圧検出
用抵抗５０の両端電圧を誤差増幅器２２に与える
ための回路構成は適宜変更可能である。そして半
導体スイツチング素子としては逆阻止３端子サイ
リスタと同様の機能を有するものであればよく他
のものを適宜選択することも可能である。抵抗４
８は必要に応じて設けられるものであつて省略し
てもよい。そして整流素子としてはダイオードに
限らず整流機能を有するものであれば他のものを
用いてもよい。

本発明においては、ダイオード４６及びダイオ
ード４７は必須の構成要素ではなくこれらを省略
することもできる。すなわち、第２図に示した実
施例において、ダイオード４６及びダイオード４
７の直列回路を省いて、コンデンサ７１と抵抗４
８の接続点を負荷３と双方向性サイリスタ２の接
続点に接続せしめた構成とすることもでき、この
場合には交流電源１の一方の極性の半サイクルの
みにおいて、抵抗４８、逆阻止端子サイリスタ４
９、電圧検出用抵抗５０の直列回路が全波整流器
４を介して負荷３に並列に接続された閉回路が形
成されて電圧検出用抵抗５０の両端に負荷３の両
端電圧に対応した電圧が生ずることとなり、交流
電源１の一方の極性の半サイクル毎ではあるが負
荷３の両端電圧が設定された基準電圧に対応した
一定の電圧となるよう制御される。

〔発明の作用効果〕

本発明によれば、半導体スイツチング素子と電
圧検出用抵抗の直列回路を、負荷と双方向性半導
体スイツチング素子の接続点と、交流電源にその
入力端子が接続された全波整流器の出力端子との
間に介挿し、当該直列回路の両端にコンデンサと
抵抗の直列回路を接続し、整流素子をこれらコン
デンサと抵抗の接続点と前記半導体スイツチング
素子と前記電圧検出用抵抗の接続点との間に介挿
し、半導体スイツチング素子を双方向性半導体ス
イツチング素子と同期して導通せしめるため、交
流電源の一サイクル毎に半導体スイツチング素子
と電圧検出用抵抗の直列回路が全波整流器を介し
て負荷に並列に接続された閉回路が形成されるこ
ととなり、電圧検出用抵抗の両端に負荷両端電圧
に対応した電圧が発生するのでこの電圧を検出電
圧として用いることにより、トランスを用いるこ
となく負荷の両端電圧を検出することができる
上、電源トランスが不要となり、しかも電圧検出
用抵抗において得られる検出電圧が誤差増幅器に
加えられ、この誤差増幅器により予め設定される
基準電圧と検出電圧との差に応じた誤差出力が制
御回路に加えられ、この制御回路により誤差出力
に応じた適正な位相で双方向性半導体スイツチン
グ素子を導通せしめるため、交流電源の電圧変動
があつてもそれにかかわらず負荷の両端電圧を設
定された基準電圧に対応した一定の電圧に安定に
維持することができ、この結果小型軽量で製造コ
ストの低い交流定電圧電源装置を得ることがで
き、併せてコンデンサによりノイズが除去される
と共にコンデンサからの電荷の漏れによる誤差が
確実に除去され、この結果ノイズによる半導体ス
イツチング素子の誤動作が完全に防止されて信頼
性の高い検出電圧を得ることができる。

【図面の簡単な説明】

第１図は従来の交流定電圧電源装置の一例を示
す回路図、第２図は本発明の一実施例を示す回路
図、第３図は交流電源の電圧を示す波形図、第４
図は負荷の両端電圧を示す波形図、第５図は電圧
検出用抵抗の両端電圧を示す波形図である。 １…交流電源、２…双方向性サイリスタ（双方
向性半導体スイツチング素子）、３…負荷、１１
１…電源トランス、４…全波整流器、７…制御回
路、８…トランジスタ、９…コンデンサ、１２…
PUT、１３…パルストランス、１４…電圧検出
回路、１５…負荷電圧検出トランス、１６…全波
整流器、１９，２１…コンデンサ、１７，１８，
２０…抵抗、２２…誤差増幅器、２４，２５…ト
ランジスタ、２７…起動用直流電源、３１…ポテ
ンシヨメータ、Ｄ１，Ｄ２，Ｄ３，Ｄ４，４４，
４５，４６，４７，５１，５８…ダイオード、４
９…逆阻止３端子サイリスタ（半導体スイツチン
グ素子）、５０…電圧検出用抵抗、７１…コンデ
ンサ、７２…抵抗、７３…ダイオード、５２，５
３，５５，５７，５９，８１…抵抗、５４，５
６，８２…コンデンサ、１００…ソフトスタート
回路。

Claims (1)

【特許請求の範囲】
1. １ 交流電源と、この交流電源より給電される負
   荷と、この負荷と前記交流電源との間に介挿され
   た双方向性半導体スイツチング素子と、その入力
   端子が前記交流電源に接続された全波整流器と、
   この全波整流器の出力端子間に接続された、前記
   双方向性半導体スイツチング素子の導通位相を制
   御する制御回路と、前記負荷と前記双方向性半導
   体スイツチング素子の接続点と前記全波整流器の
   出力端子との間に介挿された、半導体スイツチン
   グ素子と電圧検出用抵抗の直列回路、この直列回
   路の両端に接続した、コンデンサと抵抗の直列回
   路、前記コンデンサと抵抗の接続点と前記半導体
   スイツチング素子と前記電圧検出用抵抗の接続点
   との間に介挿した整流素子を具えて成る負荷電圧
   検出回路と、前記電圧検出用抵抗において得られ
   る検出電圧を受け、この検出電圧と予め設定され
   る基準電圧との差に応じた誤差出力を発生する誤
   差増幅器とを具えて成り、前記制御回路は、前記
   誤差増幅器よりの誤差出力により、前記双方向性
   半導体スイツチング素子及び前記半導体スイツチ
   ング素子の導通位相を同期して制御することを特
   徴とする交流定電圧電源装置。