JPH0221602B2 - - Google Patents
Info
- Publication number
- JPH0221602B2 JPH0221602B2 JP57046353A JP4635382A JPH0221602B2 JP H0221602 B2 JPH0221602 B2 JP H0221602B2 JP 57046353 A JP57046353 A JP 57046353A JP 4635382 A JP4635382 A JP 4635382A JP H0221602 B2 JPH0221602 B2 JP H0221602B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- resistor
- power supply
- semiconductor switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は交流定電圧電源装置に関するものであ
る。
る。
一般に交流定電圧電源装置は種々の分野に用い
られている。例えば電子写真複写機においては、
感光体の高感度化の研究が進められる一方それに
応じて露光用光源の発光出力の安定化が求められ
るようになつてきており、この分野においても精
度の高い交流定電圧電源装置が必要とされてい
る。
られている。例えば電子写真複写機においては、
感光体の高感度化の研究が進められる一方それに
応じて露光用光源の発光出力の安定化が求められ
るようになつてきており、この分野においても精
度の高い交流定電圧電源装置が必要とされてい
る。
このような要請から従来例えば第１図に示す構
成の交流定電圧電源装置が知られている。即ち、
交流電源１に双方向性半導体スイツチング素子で
ある双方向性サイリスタ２を介して例えば原稿露
光用ハロゲン白熱電球などの負荷３を接続する。
そして交流電源１には電源トランス１１１を介し
て全波整流器４を接続し、この全波整流器４の正
側出力端子ａと負側出力端子ｂとの間に抵抗５及
び定電圧ダイオード６の直列回路を接続する。そ
して前記定電圧ダイオード６の両端には、双方向
性サイリスタ２の導通位相を制御する制御回路７
を接続する。この制御回路７は、前記定電圧ダイ
オード６の両端に、トランジスタ８とコンデンサ
９の直列回路及び抵抗１０と抵抗１１の直列回路
をそれぞれ接続し、このコンデンサ９の両端に
PUT（プログラマブル ユニジヤンクシヨン ト
ランジスタ）１２とパルストランス１３の一次側
コイルの直列回路を接続し、このPUT１２のゲ
ートを前記抵抗１０と抵抗１１の接続点に接続す
ると共にPUT１２のノードを抵抗１２１を介し
て前記全波整流器４の正側出力端子ａに接続して
構成され、コンデンサ９の両端電圧が抵抗１０及
び抵抗１１により定まるPUT１２のゲート電圧
を越える度毎にPUT１２が導通し、パルストラ
ンス１３を介して前記双方向性サイリスタ２のゲ
ートにトリガパルスを与えるようにしている。
成の交流定電圧電源装置が知られている。即ち、
交流電源１に双方向性半導体スイツチング素子で
ある双方向性サイリスタ２を介して例えば原稿露
光用ハロゲン白熱電球などの負荷３を接続する。
そして交流電源１には電源トランス１１１を介し
て全波整流器４を接続し、この全波整流器４の正
側出力端子ａと負側出力端子ｂとの間に抵抗５及
び定電圧ダイオード６の直列回路を接続する。そ
して前記定電圧ダイオード６の両端には、双方向
性サイリスタ２の導通位相を制御する制御回路７
を接続する。この制御回路７は、前記定電圧ダイ
オード６の両端に、トランジスタ８とコンデンサ
９の直列回路及び抵抗１０と抵抗１１の直列回路
をそれぞれ接続し、このコンデンサ９の両端に
PUT（プログラマブル ユニジヤンクシヨン ト
ランジスタ）１２とパルストランス１３の一次側
コイルの直列回路を接続し、このPUT１２のゲ
ートを前記抵抗１０と抵抗１１の接続点に接続す
ると共にPUT１２のノードを抵抗１２１を介し
て前記全波整流器４の正側出力端子ａに接続して
構成され、コンデンサ９の両端電圧が抵抗１０及
び抵抗１１により定まるPUT１２のゲート電圧
を越える度毎にPUT１２が導通し、パルストラ
ンス１３を介して前記双方向性サイリスタ２のゲ
ートにトリガパルスを与えるようにしている。
一方前記負荷３には負荷電圧検出回路１４を接
続する。この負荷電圧検出回路１４は、前記負荷
３に並列に負荷電圧検出トランス１５の一次側コ
イルを接続し、この負荷電圧検出トランス１５の
二次側コイルの両端に全波整流器１６の入力端子
を接続し、この全波整流器１６の正側出力端子ｃ
と負側出力端子ｄとの間に抵抗１７及び抵抗１８
の直列回路を接続すると共に負側出力端子ｄを前
記全波整流器４の負側出力端子ｂに接続し、抵抗
１８の両端にコンデンサ１９を接続し、このコン
デンサ１９の両端に抵抗２０及びコンデンサ２１
の直列回路を接続して構成され、コンデンサ２１
の両端に負荷３の両端電圧に対応する検出電圧を
発生するようにしている。
続する。この負荷電圧検出回路１４は、前記負荷
３に並列に負荷電圧検出トランス１５の一次側コ
イルを接続し、この負荷電圧検出トランス１５の
二次側コイルの両端に全波整流器１６の入力端子
を接続し、この全波整流器１６の正側出力端子ｃ
と負側出力端子ｄとの間に抵抗１７及び抵抗１８
の直列回路を接続すると共に負側出力端子ｄを前
記全波整流器４の負側出力端子ｂに接続し、抵抗
１８の両端にコンデンサ１９を接続し、このコン
デンサ１９の両端に抵抗２０及びコンデンサ２１
の直列回路を接続して構成され、コンデンサ２１
の両端に負荷３の両端電圧に対応する検出電圧を
発生するようにしている。
そして前記抵抗２０と前記コンデンサ２１の接
続点ｅと前記全波整流器１６の負側出力端子ｄと
の間に誤差増幅器２２を接続する。この誤差増幅
器２２は、前記抵抗２０と前記コンデンサ２１の
接続点ｅに抵抗２３を介して一方のトランジスタ
２４のベースを接続し、このトランジスタ２４の
エミツタを他方のトランジスタ２５のエミツタに
接続し、これらのエミツタを抵抗２６を介して前
記全波整流器１６の負側出力端子ｄに接続すると
共にこの負側出力端子ｄに起動用直流電源２７の
負側端子を接続し、前記トランンジスタ２４のコ
レクタを抵抗２８を介して前記起動用直流電源２
７の正側端子に接続し、前記トランンジスタ２４
のベースを抵抗２９及びコンデンサ３０を介して
当該トランンジスタ２４のコレクタに接続し、前
記トランンジスタ２５のコレクタを前記起動用直
流電源２７の正側端子に接続し、トランンジスタ
２５のベースを前記起動用直流電源２７の両端子
間に接続されたポテンシヨメータ３１の可動子に
接続し、前記トランンジスタ２４のコレクタを抵
抗３２を介して前記トランンジスタ８のベースに
接続し、前記起動用直流電源２７の負側端子を前
記コンデンサ９とパルストランス１３の接続点に
接続して構成され、ポテンシヨメータ３１による
トランジスタ２５のベース電圧を基準電圧とし、
この基準電圧と前記コンデンサ２１の両端に発生
する検出電圧に対応するトランンジスタ２４のベ
ース電圧とを比較し、この差に応じてトランンジ
スタ２４のコレクタ即ちＱ点に発生する誤差出力
を抵抗３２を介して前記トランンジスタ８のベー
スに加えるようにしている。
続点ｅと前記全波整流器１６の負側出力端子ｄと
の間に誤差増幅器２２を接続する。この誤差増幅
器２２は、前記抵抗２０と前記コンデンサ２１の
接続点ｅに抵抗２３を介して一方のトランジスタ
２４のベースを接続し、このトランジスタ２４の
エミツタを他方のトランジスタ２５のエミツタに
接続し、これらのエミツタを抵抗２６を介して前
記全波整流器１６の負側出力端子ｄに接続すると
共にこの負側出力端子ｄに起動用直流電源２７の
負側端子を接続し、前記トランンジスタ２４のコ
レクタを抵抗２８を介して前記起動用直流電源２
７の正側端子に接続し、前記トランンジスタ２４
のベースを抵抗２９及びコンデンサ３０を介して
当該トランンジスタ２４のコレクタに接続し、前
記トランンジスタ２５のコレクタを前記起動用直
流電源２７の正側端子に接続し、トランンジスタ
２５のベースを前記起動用直流電源２７の両端子
間に接続されたポテンシヨメータ３１の可動子に
接続し、前記トランンジスタ２４のコレクタを抵
抗３２を介して前記トランンジスタ８のベースに
接続し、前記起動用直流電源２７の負側端子を前
記コンデンサ９とパルストランス１３の接続点に
接続して構成され、ポテンシヨメータ３１による
トランジスタ２５のベース電圧を基準電圧とし、
この基準電圧と前記コンデンサ２１の両端に発生
する検出電圧に対応するトランンジスタ２４のベ
ース電圧とを比較し、この差に応じてトランンジ
スタ２４のコレクタ即ちＱ点に発生する誤差出力
を抵抗３２を介して前記トランンジスタ８のベー
スに加えるようにしている。
このような構成によつて、誤差増幅器２２の誤
差出力により制御回路７におけるトランジスタ８
のベース電圧をコントロールし、コンデンサ９の
両端電圧のdv/dtを制御することにより、双方向
性サイリスタ２のゲートへのトリガパルスの発生
位相を制御して負荷３の両端電圧を定電圧化する
ようにしている。尚図中、３３はノイズフイルタ
用コンデンサ、３４及び３５はノイズフイルタを
構成するコンデンサ及びインダクタ、３６及び３
７はサージ吸収回路を構成するコンデンサ及び抵
抗である。
差出力により制御回路７におけるトランジスタ８
のベース電圧をコントロールし、コンデンサ９の
両端電圧のdv/dtを制御することにより、双方向
性サイリスタ２のゲートへのトリガパルスの発生
位相を制御して負荷３の両端電圧を定電圧化する
ようにしている。尚図中、３３はノイズフイルタ
用コンデンサ、３４及び３５はノイズフイルタを
構成するコンデンサ及びインダクタ、３６及び３
７はサージ吸収回路を構成するコンデンサ及び抵
抗である。
しかしながら斯かる構成によれば、電源トラン
ス１１１及び負荷３の負荷電圧の検出に負荷電圧
検出トランス１５を用いているため、装置全体が
大型で大重量となる上、トランスは高価であり、
製造コストが大きくなる欠点がある。
ス１１１及び負荷３の負荷電圧の検出に負荷電圧
検出トランス１５を用いているため、装置全体が
大型で大重量となる上、トランスは高価であり、
製造コストが大きくなる欠点がある。
本発明者は以上の如き事情に基づき鋭意研究を
重ねた結果双方向性半導体スイツチング素子と負
荷の接続点と、電源に接続される全波整流器の出
力端子との間に、逆阻止３端子サイリスタと抵抗
の直列回路を介挿し、この逆阻止３端子サイリス
タを位相制御装置と同期して導通せしめることに
より負荷の両端電圧を検出できることを見出し、
本発明を完成するに至つた。
重ねた結果双方向性半導体スイツチング素子と負
荷の接続点と、電源に接続される全波整流器の出
力端子との間に、逆阻止３端子サイリスタと抵抗
の直列回路を介挿し、この逆阻止３端子サイリス
タを位相制御装置と同期して導通せしめることに
より負荷の両端電圧を検出できることを見出し、
本発明を完成するに至つた。
本発明は、負荷の両端電圧をトランスを用いず
に検出することができる上、電源トランスが不要
であり、しかも負荷の両端電圧を確実に一定化す
ることができる小型軽量で製造コストの低い交流
定電圧電源装置を提供することを目的とする。
に検出することができる上、電源トランスが不要
であり、しかも負荷の両端電圧を確実に一定化す
ることができる小型軽量で製造コストの低い交流
定電圧電源装置を提供することを目的とする。
本発明の特徴とするところは、交流電源と、こ
の交流電源より給電される負荷と、この負荷と前
記交流電源との間に介挿された双方向性半導体ス
イツチング素子と、その入力端子が前記交流電源
に接続された全波整流器と、この全波整流器の出
力端子間に接続された、前記双方向性半導体スイ
ツチング素子の導通位相を制御する制御回路と、
前記負荷と前記双方向性半導体スイツチング素子
の接続点と前記全波整流器の出力端子との間に介
挿された、半導体スイツチング素子及び負荷電圧
検出用抵抗の直列回路を具えて成る負荷電圧検出
回路と、前記負荷電圧検出用抵抗において得られ
る検出電圧を受けこの検出電圧と予め設定される
基準電圧との差に応じた誤差出力を発生する誤差
増幅器とを具えて成り、前記制御回路は、前記誤
差増幅器よりの誤差出力により、前記双方向性半
導体スイツチング素子及び前記半導体スイツチン
グ素子の導通位相を同期して制御する点にある。
の交流電源より給電される負荷と、この負荷と前
記交流電源との間に介挿された双方向性半導体ス
イツチング素子と、その入力端子が前記交流電源
に接続された全波整流器と、この全波整流器の出
力端子間に接続された、前記双方向性半導体スイ
ツチング素子の導通位相を制御する制御回路と、
前記負荷と前記双方向性半導体スイツチング素子
の接続点と前記全波整流器の出力端子との間に介
挿された、半導体スイツチング素子及び負荷電圧
検出用抵抗の直列回路を具えて成る負荷電圧検出
回路と、前記負荷電圧検出用抵抗において得られ
る検出電圧を受けこの検出電圧と予め設定される
基準電圧との差に応じた誤差出力を発生する誤差
増幅器とを具えて成り、前記制御回路は、前記誤
差増幅器よりの誤差出力により、前記双方向性半
導体スイツチング素子及び前記半導体スイツチン
グ素子の導通位相を同期して制御する点にある。
以下本発明の一実施例を図面によつて説明す
る。
る。
本発明の一実施例の回路図を第２図に示す。第
１図と同一部分には同符号を付して示してある。
この例においては交流電源１に双方向性半導体ス
イツチング素子例えば双方向性サイリスタ２を介
して例えば原稿露光用ハロゲン白熱電球などの負
荷３を接続し、そして交流電源１には、電源トラ
ンスを用いずに、例えば４個のダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４より成る全波整流器４の入力端
子を接続し、この全波整流器４の正側出力端子ａ
と負荷出力端子ｂとの間に抵抗５及び定電圧ダイ
オード６の直列回路を接続し、この定電圧ダイオ
ード６の両端にはダイオード４１とコンデンサ４
２の直列回路及び双方向性サイリスタ２の導通位
相を制御する制御回路７を接続する。
１図と同一部分には同符号を付して示してある。
この例においては交流電源１に双方向性半導体ス
イツチング素子例えば双方向性サイリスタ２を介
して例えば原稿露光用ハロゲン白熱電球などの負
荷３を接続し、そして交流電源１には、電源トラ
ンスを用いずに、例えば４個のダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４より成る全波整流器４の入力端
子を接続し、この全波整流器４の正側出力端子ａ
と負荷出力端子ｂとの間に抵抗５及び定電圧ダイ
オード６の直列回路を接続し、この定電圧ダイオ
ード６の両端にはダイオード４１とコンデンサ４
２の直列回路及び双方向性サイリスタ２の導通位
相を制御する制御回路７を接続する。
この制御回路７は、前記定電圧ダイオード６の
両端に、抵抗４３、トランジスタ８、コンデンサ
９の直列回路及び抵抗１０、ダイオード４４、抵
抗１１の直列回路をそれぞれ接続し、コンデンサ
９の両端にPUT１２とパルストランス１３の一
次側コイルの直列回路を接続し、このPUT１２
のゲートをダイオード４４と抵抗１１の接続点に
接続すると共にPUT１２のアノードを抵抗１２
１を介して前記全波整流器４の正側出力端子ａに
接続し、トランジスタ８のベースをダイオード４
５を介して抵抗１０とダイオード４４の接続点に
接続して構成する。
両端に、抵抗４３、トランジスタ８、コンデンサ
９の直列回路及び抵抗１０、ダイオード４４、抵
抗１１の直列回路をそれぞれ接続し、コンデンサ
９の両端にPUT１２とパルストランス１３の一
次側コイルの直列回路を接続し、このPUT１２
のゲートをダイオード４４と抵抗１１の接続点に
接続すると共にPUT１２のアノードを抵抗１２
１を介して前記全波整流器４の正側出力端子ａに
接続し、トランジスタ８のベースをダイオード４
５を介して抵抗１０とダイオード４４の接続点に
接続して構成する。
一方前記双方向性サイリスタ２と前記負荷３の
接続点ｆと、前記全波整流器４の例えば負側出力
端子ｂとの間には、抵抗４６、半導体スイツチン
グ素子例えば逆阻止３端子サイリスタ４７、負荷
電圧検出用抵抗４８の直列回路を介挿し、この抵
抗４８の両端にはダイオード４９と抵抗５０の直
列回路を接続し、この抵抗５０の両端には抵抗５
１とコンデンサ５２の直列回路を接続し、このコ
ンデンサ５２の両端には抵抗５３とコンデンサ５
４の直列回路を接続し、逆阻止３端子サイリスタ
４７のゲートを抵抗５５、ダイオード５６を介し
て、前記PUT１２とパルストランス１３の一次
側コイルとの接続点に接続し、逆阻止３端子サイ
リスタ４７のゲートとカソードとの間に抵抗５７
を接続して負荷電圧検出回路１４を構成する。
接続点ｆと、前記全波整流器４の例えば負側出力
端子ｂとの間には、抵抗４６、半導体スイツチン
グ素子例えば逆阻止３端子サイリスタ４７、負荷
電圧検出用抵抗４８の直列回路を介挿し、この抵
抗４８の両端にはダイオード４９と抵抗５０の直
列回路を接続し、この抵抗５０の両端には抵抗５
１とコンデンサ５２の直列回路を接続し、このコ
ンデンサ５２の両端には抵抗５３とコンデンサ５
４の直列回路を接続し、逆阻止３端子サイリスタ
４７のゲートを抵抗５５、ダイオード５６を介し
て、前記PUT１２とパルストランス１３の一次
側コイルとの接続点に接続し、逆阻止３端子サイ
リスタ４７のゲートとカソードとの間に抵抗５７
を接続して負荷電圧検出回路１４を構成する。
そして前記抵抗５３と前記コンデンサ５４の接
続点ｇと前記全波整流器４の負側出力端子ｂとの
間に誤差増幅器２２を接続する。この誤差増幅器
２２は、前記抵抗５３と前記コンデンサ５４の接
続点ｇに抵抗２３を介して一方のトランジスタ２
４のベースを接続し、このトランジスタ２４のエ
ミツタを他方のトランジスタ２５のエミツタに接
続し、これらのエミツタを抵抗２６を介して前記
全波整流器４の負側出力端子ｂに接続し、トラン
ジスタ２４のコレクタを抵抗２８を介して前記ダ
イオード４１と前記コンデンサ４２の接続点に接
続し、トランジスタ２５のコレクタを抵抗５８を
介して前記ダイオード４１と前記コンデンサ４２
の接続点に接続し、コンデンサ４２の両端には抵
抗５９、ポテンシヨメータ３１、抵抗６０の直列
回路を接続し、トランジスタ２５のベースをポテ
ンシヨメータ３１の可動子に接続し、トランジス
タ２４のコレクタを抵抗３２を介して前記トラン
ジスタ８のベースに接続して構成する。尚図中、
１００はソフトスタート回路を示し、１０１，１
０２，１０３は抵抗、１０４はフオトカプラー、
１０５はトランジスタ、１０６はダイオード、１
０７はコンデンサである。
続点ｇと前記全波整流器４の負側出力端子ｂとの
間に誤差増幅器２２を接続する。この誤差増幅器
２２は、前記抵抗５３と前記コンデンサ５４の接
続点ｇに抵抗２３を介して一方のトランジスタ２
４のベースを接続し、このトランジスタ２４のエ
ミツタを他方のトランジスタ２５のエミツタに接
続し、これらのエミツタを抵抗２６を介して前記
全波整流器４の負側出力端子ｂに接続し、トラン
ジスタ２４のコレクタを抵抗２８を介して前記ダ
イオード４１と前記コンデンサ４２の接続点に接
続し、トランジスタ２５のコレクタを抵抗５８を
介して前記ダイオード４１と前記コンデンサ４２
の接続点に接続し、コンデンサ４２の両端には抵
抗５９、ポテンシヨメータ３１、抵抗６０の直列
回路を接続し、トランジスタ２５のベースをポテ
ンシヨメータ３１の可動子に接続し、トランジス
タ２４のコレクタを抵抗３２を介して前記トラン
ジスタ８のベースに接続して構成する。尚図中、
１００はソフトスタート回路を示し、１０１，１
０２，１０３は抵抗、１０４はフオトカプラー、
１０５はトランジスタ、１０６はダイオード、１
０７はコンデンサである。
上記実施例によれば、交流電源１が投入され、
この交流電源１の電圧波形が、例えば第３図に示
すように、時刻Ｔ１に零電圧から正の半サイクル
が開始されたとする（このときの電流の流れる方
向を第２図において矢印Ａで示す方向とする。）
と、次に電圧が零となる時刻Ｔ２までの半サイク
ルの間に、全波整流器４を介してコンデンサ９が
充電され、このコンデンサ９の両端電圧が抵抗１
１の両端電圧より大きくなる時刻TaにPUT１２
が導通し、パルストランス１３によりトリガパル
スが双方向性サイリスタ２及び逆阻止３端子サイ
リスタ４７の各ゲートに与えられ、この時刻Ta
で双方向性サイリスタ２と逆阻止３端子サイリス
タ４７が同時に導通する。双方向性サイリスタ２
が導通すると負荷３の両端には第４図に示すよう
に交流電源１と同一波形の電圧が生ずる。一方逆
阻止３端子サイリスタ４７が導通すると、交流電
源１、負荷３、抵抗４６、逆阻止３端子サイリス
タ４７、負荷電圧検出用抵抗４８、ダイオードＤ
３より成る閉回路が形成されるが、同時に双方向
性サイリスタ２が導通しているため、第５図に示
すように負荷電圧検出用抵抗４８の両端電圧は実
質的に零である。
この交流電源１の電圧波形が、例えば第３図に示
すように、時刻Ｔ１に零電圧から正の半サイクル
が開始されたとする（このときの電流の流れる方
向を第２図において矢印Ａで示す方向とする。）
と、次に電圧が零となる時刻Ｔ２までの半サイク
ルの間に、全波整流器４を介してコンデンサ９が
充電され、このコンデンサ９の両端電圧が抵抗１
１の両端電圧より大きくなる時刻TaにPUT１２
が導通し、パルストランス１３によりトリガパル
スが双方向性サイリスタ２及び逆阻止３端子サイ
リスタ４７の各ゲートに与えられ、この時刻Ta
で双方向性サイリスタ２と逆阻止３端子サイリス
タ４７が同時に導通する。双方向性サイリスタ２
が導通すると負荷３の両端には第４図に示すよう
に交流電源１と同一波形の電圧が生ずる。一方逆
阻止３端子サイリスタ４７が導通すると、交流電
源１、負荷３、抵抗４６、逆阻止３端子サイリス
タ４７、負荷電圧検出用抵抗４８、ダイオードＤ
３より成る閉回路が形成されるが、同時に双方向
性サイリスタ２が導通しているため、第５図に示
すように負荷電圧検出用抵抗４８の両端電圧は実
質的に零である。
次いで、時刻Ｔ２からは交流電源１の電圧波形
は第３図に示すように極性が反転し負の半サイク
ルが開始され（このとき電流の流れる方向は第２
図において矢印Ｂで示す方向となる。）、次に電圧
が零となる時刻Ｔ３までの半サイクルの間に、放
電後のコンデンサ９が再び全波整流器４を介して
充電され、このコンデンサ９の両端電圧が抵抗１
１の両端電圧より大きくなる時刻TbにPUT１２
が導通し、パルストランス１３によりトリガパル
スが双方向性サイリスタ２及び逆阻止３端子サイ
リスタ４７の各ゲートに与えられ、この時刻Tb
で双方向性サイリスタ２と逆阻止３端子サイリス
タ４７が同時に導通する。双方向性サイリスタ２
が導通すると負荷３の両端には第４図に示すよう
に交流流電源１と同一波形の電圧が生ずる。一方
逆阻止３端子サイリスタ４７が導通すると、抵抗
４６、逆阻止３端子サイリスタ４７、負荷電圧検
出用抵抗４８、ダイオードＤ１の直列回路が負荷
３に並列に接続された閉回路となり、負荷電圧検
出用抵抗４８の両端には、第５図に示すように抵
抗４６とにより定まる負荷３の両端電圧に対応し
た電圧が生ずる。従つて時刻Ｔ２から時刻Ｔ３ま
での半サイクルにおいては、負荷電圧検出用抵抗
４８の両端電圧を検出電圧としこの検出電圧に応
じて定まる電圧が誤差増幅器２２のトランジスタ
２４のベースに加えられ、予め設定されるポテン
シヨメータ３１によるトランジスタ２５のベース
電圧を基準電圧とし、この基準電圧とトランジス
タ２４のベース電圧との差に応じてトランジスタ
２４のコレクタ即ちＱ点に誤差出力が発生し、こ
の誤差出力が抵抗３２を介してトランジスタ８の
ベースに加えられ、この誤差出力に応じた適正な
位相でPUT１２が導通され、これにより次の半
サイクル即ち第３図に示すように時刻Ｔ３から時
刻Ｔ４までの半サイクルの間における双方向性サ
イリスタ２の導通位相即ち導通時刻Tcの時期が
制御され、この結果負荷３の両端電圧が設定され
た基準電圧に対応した一定の電圧となるよう制御
される。
は第３図に示すように極性が反転し負の半サイク
ルが開始され（このとき電流の流れる方向は第２
図において矢印Ｂで示す方向となる。）、次に電圧
が零となる時刻Ｔ３までの半サイクルの間に、放
電後のコンデンサ９が再び全波整流器４を介して
充電され、このコンデンサ９の両端電圧が抵抗１
１の両端電圧より大きくなる時刻TbにPUT１２
が導通し、パルストランス１３によりトリガパル
スが双方向性サイリスタ２及び逆阻止３端子サイ
リスタ４７の各ゲートに与えられ、この時刻Tb
で双方向性サイリスタ２と逆阻止３端子サイリス
タ４７が同時に導通する。双方向性サイリスタ２
が導通すると負荷３の両端には第４図に示すよう
に交流流電源１と同一波形の電圧が生ずる。一方
逆阻止３端子サイリスタ４７が導通すると、抵抗
４６、逆阻止３端子サイリスタ４７、負荷電圧検
出用抵抗４８、ダイオードＤ１の直列回路が負荷
３に並列に接続された閉回路となり、負荷電圧検
出用抵抗４８の両端には、第５図に示すように抵
抗４６とにより定まる負荷３の両端電圧に対応し
た電圧が生ずる。従つて時刻Ｔ２から時刻Ｔ３ま
での半サイクルにおいては、負荷電圧検出用抵抗
４８の両端電圧を検出電圧としこの検出電圧に応
じて定まる電圧が誤差増幅器２２のトランジスタ
２４のベースに加えられ、予め設定されるポテン
シヨメータ３１によるトランジスタ２５のベース
電圧を基準電圧とし、この基準電圧とトランジス
タ２４のベース電圧との差に応じてトランジスタ
２４のコレクタ即ちＱ点に誤差出力が発生し、こ
の誤差出力が抵抗３２を介してトランジスタ８の
ベースに加えられ、この誤差出力に応じた適正な
位相でPUT１２が導通され、これにより次の半
サイクル即ち第３図に示すように時刻Ｔ３から時
刻Ｔ４までの半サイクルの間における双方向性サ
イリスタ２の導通位相即ち導通時刻Tcの時期が
制御され、この結果負荷３の両端電圧が設定され
た基準電圧に対応した一定の電圧となるよう制御
される。
以上交流電源１の１サイクルの間に限つて説明
したが、上述の作用は交流電源１のすべてのサイ
クルにおいて得られるものであり、従つて交流電
源１の電圧変動があつても負荷３の両端電圧を設
定された基準電圧に対応した一定の電圧に保つこ
とができる。
したが、上述の作用は交流電源１のすべてのサイ
クルにおいて得られるものであり、従つて交流電
源１の電圧変動があつても負荷３の両端電圧を設
定された基準電圧に対応した一定の電圧に保つこ
とができる。
このように上記実施例によれば、抵抗４６、逆
阻止３端子サイリスタ４７、負荷電圧検出用抵抗
４８の直列回路を、負荷３と双方向性サイリスタ
２の接続点と交流電源１にその入力端子が接続さ
れた全波整流器４の出力端子との間に介挿し、逆
阻止３端子サイリスタ４７を双方向性サイリスタ
２と同期して導通せしめるため、交流電源の一サ
イクル毎に当該直列回路が全波整流器を介して負
荷３に並列に接続された閉回路が形成されること
となり、負荷電圧検出用抵抗４８の両端に負荷３
の両端電圧に直接対応した電圧が発生するのでこ
の電圧を検出電圧として用いることにより、トラ
ンスを用いることなく負荷３の両端電圧を検出す
ることができる上、電源トランスが不要となり、
この結果小型軽量で製造コストの低い交流定電圧
電源装置を得ることができる。
阻止３端子サイリスタ４７、負荷電圧検出用抵抗
４８の直列回路を、負荷３と双方向性サイリスタ
２の接続点と交流電源１にその入力端子が接続さ
れた全波整流器４の出力端子との間に介挿し、逆
阻止３端子サイリスタ４７を双方向性サイリスタ
２と同期して導通せしめるため、交流電源の一サ
イクル毎に当該直列回路が全波整流器を介して負
荷３に並列に接続された閉回路が形成されること
となり、負荷電圧検出用抵抗４８の両端に負荷３
の両端電圧に直接対応した電圧が発生するのでこ
の電圧を検出電圧として用いることにより、トラ
ンスを用いることなく負荷３の両端電圧を検出す
ることができる上、電源トランスが不要となり、
この結果小型軽量で製造コストの低い交流定電圧
電源装置を得ることができる。
尚ソフトスタート回路１００は必要に応じて設
けられるもので負荷３の立ち上がり時におけるラ
ツシユ電流を防止するものである。
けられるもので負荷３の立ち上がり時におけるラ
ツシユ電流を防止するものである。
以上において、誤差増幅器２２、制御回路７の
構成は本実施例に限らず公知の他の構成としても
よい。また負荷荷電圧検出回路１４において、負
荷電圧検出用抵抗４８の両端電圧を誤差増幅器２
２に与えるための回路構成は適宜変更可能であ
る。そして半導体スイツチング素子としては逆阻
止３端子サイリスタと同様の機能を有するもので
あればよく他のものを適宜選択することも可能で
ある。抵抗４６は必要に応じて設けられるもので
あつて省略してもよい。また必要に応じて逆阻止
３端子サイリスタ４７に、当該逆阻止３端子サイ
リスタ４７が良好に動作するよう各種のバイアス
回路、ノイズフイルターなどを付加してもよい。
構成は本実施例に限らず公知の他の構成としても
よい。また負荷荷電圧検出回路１４において、負
荷電圧検出用抵抗４８の両端電圧を誤差増幅器２
２に与えるための回路構成は適宜変更可能であ
る。そして半導体スイツチング素子としては逆阻
止３端子サイリスタと同様の機能を有するもので
あればよく他のものを適宜選択することも可能で
ある。抵抗４６は必要に応じて設けられるもので
あつて省略してもよい。また必要に応じて逆阻止
３端子サイリスタ４７に、当該逆阻止３端子サイ
リスタ４７が良好に動作するよう各種のバイアス
回路、ノイズフイルターなどを付加してもよい。
本発明によれば、半導体スイツチング素子と負
荷電圧検出用抵抗の直列回路を、負荷と双方向性
半導体スイツチング素子の接続点と、交流電源に
その入力端子が接続された全波整流器の出力端子
との間に介挿し、半導体スイツチング素子を双方
向性半導体スイツチング素子と同期して導通させ
るため、交流電源の一サイクル毎に半導体スイツ
チング素子と負荷電圧検出用抵抗の直列回路が全
波整流器を介して負荷に並列に接続された閉回路
が形成されることとなり、負荷電圧検出用抵抗の
両端に負荷の両端電圧に直接対応した電圧が発生
するのでこの電圧を検出電圧として用いることに
より、トランスを用いることなく負荷の両端電圧
を検出することができる上、電源トランスが不要
となり、しかも負荷において得られる検出電圧が
誤差増幅器に加えられ、この誤差増幅器により予
め設定される基準電圧と検出電圧との差に応じた
誤差出力が制御回路に加えられ、この制御回路に
より誤差出力に応じた適正な位相で双方向性半導
体スイツチング素子を導通させるため、交流電源
の電圧変動があつてもそれにかかわらず負荷の両
端電圧を設定された基準電圧に対応した一定の電
圧に安定に維持することができ、この結果小型軽
量で製造コストの低い交流定電圧電源装置を得る
ことができる。
荷電圧検出用抵抗の直列回路を、負荷と双方向性
半導体スイツチング素子の接続点と、交流電源に
その入力端子が接続された全波整流器の出力端子
との間に介挿し、半導体スイツチング素子を双方
向性半導体スイツチング素子と同期して導通させ
るため、交流電源の一サイクル毎に半導体スイツ
チング素子と負荷電圧検出用抵抗の直列回路が全
波整流器を介して負荷に並列に接続された閉回路
が形成されることとなり、負荷電圧検出用抵抗の
両端に負荷の両端電圧に直接対応した電圧が発生
するのでこの電圧を検出電圧として用いることに
より、トランスを用いることなく負荷の両端電圧
を検出することができる上、電源トランスが不要
となり、しかも負荷において得られる検出電圧が
誤差増幅器に加えられ、この誤差増幅器により予
め設定される基準電圧と検出電圧との差に応じた
誤差出力が制御回路に加えられ、この制御回路に
より誤差出力に応じた適正な位相で双方向性半導
体スイツチング素子を導通させるため、交流電源
の電圧変動があつてもそれにかかわらず負荷の両
端電圧を設定された基準電圧に対応した一定の電
圧に安定に維持することができ、この結果小型軽
量で製造コストの低い交流定電圧電源装置を得る
ことができる。
第１図は従来の交流定電圧電源装置の一例を示
す回路図、第２図は本発明の一実施例を示す回路
図、第３図は交流電源の電圧を示す波形図、第４
図は負荷の両端電圧を示す波形図、第５図は負荷
電圧検出用抵抗の両端電圧を示す波形図である。 １…交流電源、２…双方向性サイリスタ（双方
向性半導体スイツチング素子）、３…負荷、１１
１…電源トランス、４…全波整流器、７…制御回
路、８…トランジスタ、９…コンデンサ、１２…
PUT、１３…パルストランス、１４…負荷電圧
検出回路、１５…負荷電圧検出トランス、１６…
全波整流器、１９，２１…コンデンサ、１７，１
８，２０…抵抗、２２…誤差増幅器、２４，２５
…トランジスタ、２７…起動用直流電源、３１…
ポテンシヨメータ、Ｄ１，Ｄ２，Ｄ３，Ｄ４，４
４，４５，４９，５６…ダイオード、４７…逆阻
止３端子サイリスタ（半導体スイツチング素子）、
４８…負荷電圧検出用抵抗、１００…ソフトスタ
ート回路。
す回路図、第２図は本発明の一実施例を示す回路
図、第３図は交流電源の電圧を示す波形図、第４
図は負荷の両端電圧を示す波形図、第５図は負荷
電圧検出用抵抗の両端電圧を示す波形図である。 １…交流電源、２…双方向性サイリスタ（双方
向性半導体スイツチング素子）、３…負荷、１１
１…電源トランス、４…全波整流器、７…制御回
路、８…トランジスタ、９…コンデンサ、１２…
PUT、１３…パルストランス、１４…負荷電圧
検出回路、１５…負荷電圧検出トランス、１６…
全波整流器、１９，２１…コンデンサ、１７，１
８，２０…抵抗、２２…誤差増幅器、２４，２５
…トランジスタ、２７…起動用直流電源、３１…
ポテンシヨメータ、Ｄ１，Ｄ２，Ｄ３，Ｄ４，４
４，４５，４９，５６…ダイオード、４７…逆阻
止３端子サイリスタ（半導体スイツチング素子）、
４８…負荷電圧検出用抵抗、１００…ソフトスタ
ート回路。
Claims (1)
- １ 交流電源と、この交流電源より給電される負
荷と、この負荷と前記交流電源との間に介挿され
た双方向性半導体スイツチング素子と、その入力
端子が前記交流電源に接続された全波整流器と、
この全波整流器の出力端子間に接続された、前記
双方向性半導体スイツチング素子の導通位相を制
御する制御回路と、前記負荷と前記双方向性半導
体スイツチング素子の接続点と前記全波整流器の
出力端子との間に介挿された、半導体スイツチン
グ素子及び負荷電圧検出用抵抗の直列回路を具え
て成る負荷電圧検出回路と、前記負荷電圧検出用
抵抗において得られる検出電圧を受けこの検出電
圧と予め設定される基準電圧との差に応じた誤差
出力を発生する誤差増幅器とを具えて成り、前記
制御回路は、前記誤差増幅器よりの誤差出力によ
り、前記双方向性半導体スイツチング素子及び前
記半導体スイツチング素子の導通位相を同期して
制御することを特徴とする交流定電圧電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4635382A JPS58165119A (ja) | 1982-03-25 | 1982-03-25 | 交流定電圧電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4635382A JPS58165119A (ja) | 1982-03-25 | 1982-03-25 | 交流定電圧電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58165119A JPS58165119A (ja) | 1983-09-30 |
| JPH0221602B2 true JPH0221602B2 (ja) | 1990-05-15 |
Family
ID=12744776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4635382A Granted JPS58165119A (ja) | 1982-03-25 | 1982-03-25 | 交流定電圧電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165119A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0668705B2 (ja) * | 1984-09-26 | 1994-08-31 | 株式会社クラベ | 交流電圧安定化回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121157A (ja) * | 1974-08-15 | 1976-02-20 | Shimadzu Corp | Sairisutaseigyoanteikadengensochi |
-
1982
- 1982-03-25 JP JP4635382A patent/JPS58165119A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58165119A (ja) | 1983-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58136072A (ja) | 複写機の定着装置 | |
| JPH0582148B2 (ja) | ||
| US3155875A (en) | High frequency ballast for fluorescent lamps | |
| US3731182A (en) | Phase control type dimming system with means to compensate for the hysteresis effect | |
| JPH0221602B2 (ja) | ||
| JPH0221603B2 (ja) | ||
| JPH0221604B2 (ja) | ||
| US3249806A (en) | Phase control circuits and systems for controlling power to electric discharge lamps | |
| US3978369A (en) | Solid state starter apparatus for a discharge lamp | |
| JP2742412B2 (ja) | インバータ装置 | |
| JPH0321194Y2 (ja) | ||
| JPS6111436B2 (ja) | ||
| JP3282185B2 (ja) | ハロゲンランプ用電源装置 | |
| JPS6161508B2 (ja) | ||
| JP2543774B2 (ja) | 放電灯点灯装置 | |
| JPH02131366A (ja) | スイツチングレギユレータ | |
| JPS60118069A (ja) | インバ−タ回路 | |
| JPH047668Y2 (ja) | ||
| JPH0231913Y2 (ja) | ||
| JPS5849087A (ja) | インバ−タ装置 | |
| JPS59188565A (ja) | 瞬断検知装置 | |
| RU2066915C1 (ru) | Устройство для регулирования мощности | |
| JP2621419B2 (ja) | 放電灯点灯装置 | |
| JPH11231945A (ja) | ヒータ制御方法 | |
| JPS62239895A (ja) | フアンモ−タ通電率制御回路 |