JPH0221612B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマイクロ命令のアドレスを、その前に
読出されたマイクロ命令内の情報を用いて発生す
る、マイクロ命令制御のデータ処理装置に関す
る。

〔従来技術〕

読出すべきマイクロ命令のアドレスを指定する
方法として、その直前のマイクロ命令内の情報に
より指定する方法がある。この方法においては、
第１図のようなマイクロ命令列を読出していく場
合、読出された条件付分岐命令２はマイクロ命令
３，４のページアドレスを指定する。マイクロ命
令３，４はこのページアドレスにより指定され、
それと並行して、マイクロ命令２が指定する分岐
条件に従つてページ内アドレスが生成され、読出
されたマイクロ命令３，４の一方をこのページ内
アドレスにより選択する。

条件付分岐命令３，４から他のマイクロ命令
５，６および７へ移行することも同様に実行され
る。したがつて、この方法によれば、命令２，３
のごとく、連続する条件付分岐命令も実行でき
る。しかし、読出されたマイクロ命令内に書かれ
たアドレスで次のマイクロ命令を読出さねばなら
ないため、一マシンサイクルをマイクロ命令記憶
装置のサイクルタイムよりかなり大きくしなけれ
ばならなくなる。

〔発明の目的〕

本発明はマイクロ命令記憶装置のサイクル時間
に近いマシンサイクルでマイクロ命令を順次読出
しうるデータ処理装置を提供することを目的とす
る。

〔発明の概要〕

このため本発明では、マイクロ命令記憶装置は
（ROM）は一定サイクルごとに駆動され、入力
されるページアドレスにより複数個のマイクロに
命令を出力し、かつ一般のマイクロ命令は、複数
個先のマイクロ命令のページアドレスとページ内
アドレスを有する。ROMから読出された複数の
マイクロ命令の一つが一回の読出しごとに選択さ
れる。選択されたマイクロ命令内のページアドレ
スとページ内アドレスは、上記複数個先のマイク
ロ命令を読み出すタイミングでアドレスレジスタ
にセツトされる。さらに、ROMから読出した複
数のマイクロ命令の選択のためのページ内アドレ
スの発生回路は、上記複数と同じサイクル数の間
に選択された命令の中に分岐命令があるか否かお
よび分岐命令がある場合には、それらは分岐成功
したか否かにより異なるページ内アドレスを発生
する。

〔発明の実施例〕

本発明によるマイクロ命令制御のデータプロセ
ツサのブロツク図を第５図に示す。第３図は条件
付分岐のマイクロ命令のフオーマツトで、マイク
ロ命令のページアドレスフイールド６０、分岐条
件フイールド６２、条件付分岐命令であることを
示す値１を有するＢビツトフイールド６４、演算
部の実行を制御する制御信号フイールド６６によ
り構成されている。第４図は条件付分岐命令でな
い一般命令のフオーマツトで、フイールド６２に
はマイクロ命令のページ内アドレスが含まれ、Ｂ
ビツトフイールド６４には０が含まれる点が第３
図と異なる。本実施例では、各マイクロ命令が有
するページアドレスあるいはページ内アドレスは
各マイクロ命令の二つ先のマイクロ命令のアドレ
スである。

第５図において、ROM２３はマイクロ命令を
記憶するための４つのバンク（図示せず）を有
し、入力されるページアドレス２４に基づき、各
バンクから一つのマイクロ命令を読出すように構
成されている。セレクタ２７はこうして読出され
た４つのマイクロ命令の一つを、入力されるペー
ジ内アドレス３１により選択する。このため、ペ
ージ内アドレスは２ビツトからなる。

第５図の装置はさらに演算ユニツト４６と、セ
レクタ２７の出力３２をデコードして演算ユニツ
ト４６を制御するコントロールユニツト４５と、
演算ユニツト４６による演算の結果に基づき得ら
れる条件コードを記憶するステータスレジスタ２
９と、複数のアドレス入力を選択するためのセレ
クタ２２と、アドレスレジスタ２０，２１と、ペ
ージ内アドレス生成回路２６とを有する。

第５図の装置は、第８図に示すクロツクφと、
そのクロツクにより制御される。クロツクは
クロツクφより半マシンサイクル遅れて高レベル
となるものである。

セレクタ２２の入力は信号１８Ａ，１８Ｂ，１
９である。信号１８Ａ，１８Ｂは命令デコーダ７
０により得られる。すなわち、実行すべき機械語
命令内のオペコードを命令デコーダ７０が解読
し、この機械語命令に対応するマイクロプログラ
ムの先頭と第２番目のマイクロ命令のアドレス
（ページアドレスとページ内アドレス）１８Ａ，
１８Ｂを出力する。命令デコーダ７０はANDア
レー７２と、ORアレー７４とからなる。入力さ
れたオペコードはANDアレー７２の複数の出力
ラインの内の、ある一つのライン５８のみを
“Ｈ”レベルにする。ORアレー７４では、ライ
ン５８上にあらかじめ書込まれた前述の二つのマ
イクロ命令のページアドレス、ページ内アドレス
が出力ライン５９，６０等に読出される。

信号１９はセレクタ２７で選択されたマイクロ
命令のフイールド６０，６２からなる。したがつ
て、信号１９は、選択されたマイクロ命令が一般
命令のときには、二つ先のマイクロ命令のページ
アドレスとページ内アドレスとからなり、選択さ
れたマイクロ命令が条件付分岐命令のときには、
二つ先のマイクロ命令のページアドレスと分岐条
件とからなる。このように、信号１９の違いにか
かわらず、以下では、この信号１９をも単にアド
レスと呼ぶことがある。

セレクタ２２の制御はセレクタ２７により選択
されたマイクロ命令のコントロールフイールド６
６によりなされる。マイクロプログラムの最後か
ら２番目のマイクロ命令および最後のマイクロ命
令およびこれら以外のマイクロ命令のコントロー
ルフイールド６６には、それぞれアドレス１８
Ａ，１８Ｂ，１９の選択を指示する情報（図示せ
ず）が含まれていて、これらの情報が線３２を介
してセレクタ２２に入力される。この結果、セレ
クタ２２は、実行中のマイクロプログラムの最後
から２番目のマイクロ命令が読出されたときに、
次に実行すべきマイクロプログラムの先頭のマイ
クロ命令のアドレス１８Ａの選択を行い、次のサ
イクルで第２番目のマイクロ命令のアドレス１８
Ｂの選択を行ない、その後の複数のサイクルで
は、アドレス１９を選択しつづける。

セレクタ２２で選択されたアドレスはクロツク
φに同期してマスタアドレスレジスタ２０にセツ
トされ、次にクロツクに同期してスレーブアド
レスレジスタ２１に移動される。スレーブアドレ
スレジスタ２１内のページアドレスが線２４を介
してROM２３に供給されており、ROM２３は、
クロツクφに同期して駆動され、駆動時にレジス
タ２１内にあるページアドレスを有する４つのマ
イクロ命令が読出される。一方、レジスタ２１内
のページ内アドレスは、アドレス生成回路２６に
線２５を介して供給され、セレクタ２７から線２
８を介して入力されるフイールド６２，６４とと
もにページ内アドレスの生成に利用される。この
生成されたページ内アドレスに基づきROM２３
から読出された４つのマイクロ命令の一つがセレ
クタ２７により選択される。コントロールユニツ
ト４５は、選択されたマイクロ命令を解読して演
算ユニツト４６に対して演算を指示する。演算ユ
ニツト４６は指定された演算を実行し、演算結果
を、図示しないメモリ等に書込むとともに、必要
があるときには、演算の種類と演算結果に応じて
コンデイシヨンコードを算出し、ステータスレジ
スタ２９にセツトする。アドレス生成回路２６
は、セレクタ２７から現に出力されている命令が
条件付分岐命令のときに、このコンデイシヨンコ
ードに基づき分岐判定を行ない、その判定結果に
応じて、異なるページ内アドレスを生成する。

以下では、第５図の装置の動作を、第２図のマ
イクロ命令列について、第８図のタイムチヤート
を参照して、より詳細に説明する。

第２図において、マイクロ命令８〜１０が条件
付分岐命令で、それ以外は一般命令である。ま
た、同一サイクルにおいて読出す可能性のある複
数の命令、たとえば、命令９と１０、あるいは１
１〜１４、あるいは１５と１６、あるいは１７と
１８はそれぞれ同一のページアドレスを割りあて
られている。

第２図では、条件付分岐命令８での分岐判定結
果と条件付分岐命令９又は１０での分岐判定結果
により、命令１１〜１４の一つが選択的に実行さ
れる。したがつて、条件付分岐命令８で指定する
ページアドレスに基づき読出された４つの命令の
一つを選択するためのページ内アドレスはこれら
二つの分岐判定結果に基づいて定める必要があ
る。

このため、本実施例では、ページ内アドレスＭ
１，Ｍ０の生成を第６図に即して行う。ここでＢ
ビツトは現在セレクタ２７から出力されている命
令内のＢビツトを表わし、BBはそれより一つ前
の命令のＢビツトを表わす。またOM０は現在す
でにセレクタ２７から読出されている命令の選択
のために生成したページ内アドレスの下位ビツト
である。勿論、現在セレクタ２７から読出されて
いる命令のページ内アドレスの下位ビツトにはこ
のOM０をあらかじめ割りあてられる。また、
PM１，PM０は現在セレクタ２７から読出され
ている命令の一つ前の命令が一般命令である場合
に、その命令が指定するページ内アドレスの上位
ビツト、下位ビツトそれぞれ表わす。これらはス
レーブアドレスレジスタ２１にストアされてい
る。

すなわち、現在セレクタ２７から読出されてい
る命令が命令３７のごとく一般命令であり、さら
に、その前の命令３６も一般命令のとき（Ｂ＝
BB＝０）には次の命令８を選択するためのペー
ジ内アドレスＭ１，Ｍ０としては、その一つ前の
命令３６が指定するページ内アドレスPM１，
PM０をそのまま出力する。一方、現在の命令が
命令８のごとく条件付分岐命令のとき（Ｂ＝１）
には分岐判定結果により、Ｍ１，Ｍ０の特定の一
方、たとえばＭ０を異ならしめる。本実施例で
は、分岐成功、不成功に応じてＭ０をそれぞれ
１、０とする。ビツトＭ１は命令８の一つ前の命
令３７が分岐命令でないので任意の値にきめてよ
いが、後述する理由により、Ｍ１を命令８のペー
ジ内アドレスの下位ビツトＭ０にする。すなわ
ち、現在セレクタ２７から読出されている命令が
命令９又は１０のごとく、分岐命令で、その前の
命令８も分岐命令のときには、命令８が指定する
ページアドレスに基づき読出された４つの命令１
１〜１４の一つを、分岐命令９又は１０での分岐
判定結果だけでなく、分岐命令８での分岐判定結
果にも基づいて決める必要がある。命令９での分
岐判定結果に応じて次の命令１１又は１２を区別
するためには、すでに命令８について説明したよ
うに、次の命令１１，１２のページ内アドレスの
下位ビツトＭ０をそれぞれ０、１とすればよい。
同様に命令１３，１４の下位ビツトＭ０をそれぞ
れ０、１とすればよい。さらに、分岐命令８での
分岐判定結果により、命令１１，１２を命令１
３，１４から区別するためには、命令１１，１２
のページ内アドレスの上位ビツトＭ１を命令１３
と１４の上位ビツトＭ１と区別すればよい。すな
わち、命令１１〜１４の上位ビツトＭ１を命令８
での分岐判定結果に依存してきれればよい。しか
し、すでに述べたごとく、命令９，１０のページ
内アドレスの下位ビツトOM０は本実施例ではそ
れぞれ、０、１と定められるので、命令１１と１
２および１３と１４のページ内アドレスの上位ビ
ツトＭ１として、それぞれ、一つ前の命令９又は
１０のページ内アドレスの下位ビツトOM０をそ
のまま用いればよいことが分かる。したがつて、
現在セレクタ２７から読出される命令が分岐命令
のときには前に命令８の場合に説明したようにし
て次の命令のページ内アドレスを定めれば、分岐
命令８につづく分岐命令９が現にセレクタ２７か
ら読出されているときでも、全く同じようにし
て、次の命令１１又は１２のページ内アドレスを
決定できる。結局、命令１１〜１４のページ内ア
ドレスはそれぞれ、00、01、10、11とすればよい
ことになる。さらに、命令１５，１６のごとく、
それぞれ現にセレクタ２７から読出される命令１
１又は１２が一般命令（Ｂ＝０）で、その一つ前
の命令９が条件付分岐命令（BB＝１）のときに
は、命令９の分岐判定結果により、命令１５又は
１６に対するページ内アドレスを発生させる必要
がある。この判定結果は命令１１又は１２の選択
のために生成したページ内アドレスの下位ビツト
OM０に反映されている。したがつて、Ｂ＝０、
BB＝１の場合には、生成すべきＭ１又はＭ２の
一方を一つ前の命令の選択のために生成したOM
０にすればよい。Ｍ１又はＭ２の他方は任意でよ
い。ここではＢ＝１の場合と同じくＭ１をOM０
にした。またＭ２は０とした。この生成回路２６
の詳細は後述するが、現にセレクタ２７から読出
されている命令の一つ前の命令のＢビツトBBを
記憶しておくとともにこの一つ前の命令の選択の
ために生成したページ内アドレスの下位ビツト
OM０をストアしておき、線２８から入力され
る、現にセレクタ２７から読出されている命令の
Ｂビツトおよびフイールド６２にある分岐条件
と、ステータスレジスタ２９内のコンデイシヨン
コードおよびスレーブアドレスレジスタ２１にあ
るページ内アドレスPM０，PM１に基づき、次
のマイクロ命令のページ内アドレスＭ１，Ｍ０を
第６図に即して発生するように構成されている。

今、サイクルＴ１の前において、ROM２３か
らマイクロ命令３７が読出され、サイクルＴ１に
おいてクロツクφに応答してセレクタ２７がこの
マイクロ命令３７が選択されていると仮定する。
セレクタ２７は、クロツクφの次の入力時点まで
選択出力を保持するように構成されている。命令
３７は次のサイクルＴ２のクロツクφに同期して
コントロールユニツト４５で解読され、演算ユニ
ツト４６が演算を実行し、演算の種類とその結果
により定まるコンデイシヨンコードを求め、サイ
クルＴ２の終りにステータスレジスタ２９にセツ
トする。

以上のような命令３７の処理と並行して、命令
３７内のページアドレスとページ内アドレスが、
セレクタ２２により選択され、マスタアドレスレ
ジスタ２０にサイクルＴ１のクロツクφに同期し
てセツトされる。本発明では、各マイクロ命令
は、二つ先のマイクロ命令のアドレスを指定する
ように構成されている。したがつて、命令３７
は、命令９又は１０のいずれかのアドレスを指定
する。ただし、このアドレスの内、ページ内アド
レスは後述するように、命令９又は１０を選択す
るのに用いられない。一方、スレーブアドレスレ
ジスタ２１には、命令３７の次に実行される命令
８のアドレスがサイクルＴ１ではすでにセツトさ
れている。このアドレスは、命令３７の一つ前の
一般命令３６により指定されたものである。スレ
ーブアドレスレジスタ２１内の命令８のページア
ドレスに基づきROM２３がサイクルＴ１のクロ
ツクφに同期して読出し動作を開始する。こうし
て、命令８を含む４つの命令がROM２３のアク
セス時間を経過して読出される。本実施例では、
命令８は、サイクルＴ１の終りより少し前に読出
されると仮定している。一方、命令３７が一般命
令（Ｂ＝０）であり、その一つ前の命令３６も一
般命令（BB＝０）と仮定すると、ROM２３で
の読出しと並行して、アドレス生成回路２６は、
レジスタ２１から与えられた命令８に対するペー
ジ内アドレスをそのままセレクタ２７にサイクル
Ｔ１で出力する。こうして、次のサイクルＴ２の
クロツクφに応答して、セレクタ２７はマイクロ
命令８を選択する。この命令８は、命令３７と同
様に次のサイクルＴ３で実行され、必要があれ
ば、コンデイシヨンコードをサイクルＴ３の終り
に書きかえる。一方、ROM２３からの命令８の
読出しと並行して、サイクルＴ１のクロツクφに
同期して、スレーブアドレスレジスタ２１に、マ
スタアドレスレジスタ２０のそのときの内容（今
の例では、命令９又は１０のアドレス）がセツト
される。このアドレスは、次のサイクルＴ２のク
ロツクφに同期してROM２３での読出しに利用
される。その結果、サイクルＴ２の終り近くに命
令９，１０を含む４つのマイクロ命令が読出され
る。これらの読出しと並行して、アドレス生成回
路２６は、命令９又は１０を選択するためのペー
ジ内アドレスをサイクルＴ２で生成する。サイク
ルＴ２ですでにセレクタ２７から出力されている
命令８のＢビツトが１であるので、アドレス生成
回路２６はサイクルＴ２のクロツクφに同期し
て、そのときのステータスレジスタ２９内のコン
デイシヨンコードと線２８を介して入力されるフ
イールド６２内の分岐条件とに基づき、分岐成功
か不成功かを検出し、検出結果に応じて命令９又
は１０のページ内アドレスを発生する。仮りに、
命令８のページ内アドレスの上位、下位ビツトを
Ａ１，Ａ０とすると、アドレス生成回路２６は、
分岐不成功又は成功のときにそれぞれページ内ア
ドレスＭ１，Ｍ０として、Ａ０、０およびＡ０，
１を出力する。したがつて、当然ながら、命令
９，１０にはこれらのページ内アドレスがあらか
じめ割りあてられなければならない。なお、第２
図のブロツクの左上の記号は各命令のページ内ア
ドレスを示す。

上述のごとくに生成されたページ内アドレスに
基づきセレクタ２７は命令９又は１０をサイクル
Ｔ３のクロツクφに応答して選択する。ここでは
命令１０が選択されたと仮定する。なお、命令８
の分岐の成功、不成功の検出に用いられるコンデ
イシヨンコードはサイクルＴ１においてステータ
スレジスタ２９に書込まれているもので、これは
命令３７より前の命令３６の演算の結果に依存す
る。したがつて分岐命令８の少くとも二つ前の命
令の演算結果に基づき、分岐の成功又は不成功を
検出することになる。しかし、これは実用上問題
がない。

分岐命令９，１０の読出しと並行して、それら
の前に選択された分岐命令８内のページアドレス
が、サイクルＴ２のクロツクφに同期してマスタ
アドレスレジスタ２０にセレクタ２２を介してセ
ツトされる。このページアドレスは、命令８の二
つ次の命令１１〜１４に共通なページアドレスで
ある。これらのデータはサイクルＴ２のクロツク
φに同期してスレーブアドレスレジスタ２１にセ
ツトされ、このページアドレスに基づき、サイク
ルＴ３の終り項に命令１１〜１４がROM２３か
ら読出される。一方、アドレス生成回路２６はこ
の読出しと並行して、これら４つの命令の一つに
対するページ内アドレスを生成する。

すなわち、セレクタ２７から線２８を介して供
給される命令１０のＢビツトが１であるので、線
２８を介して供給される命令１０の分岐条件と、
ステータスレジスタ２９内のコンデイシヨンコー
ドとにより分岐成功か否かを判別する。分岐不成
功ならば、命令１０の選択のために生成したペー
ジ内アドレス（今の場合、これはＡ０，１であ
る）の下位ビツト１を上位ビツトＭ１とし、値０
を下位ビツトＭ０とすることにより、ページ内ア
ドレス１，０を出力する。こうして命令１４のた
めのページ内アドレスが生成される。一方、分岐
成功のときには、Ｍ１＝１、Ｍ０＝１からなる命
令１３のためのページ内アドレスを生成する。こ
うして、サイクルＴ４のクロツクφに同期してセ
レクタ２７が命令１３又は１４を選択することが
できる。今、仮りに命令１３が選択されたとす
る。このとき、命令１０が指定するページアドレ
スに基づきサイクルＴ３の終りに命令１７，１８
を含む４つの命令がROM２３から読出される。
このとき、アドレス生成回路２６は命令１７のペ
ージ内アドレスを生成する必要がある。この生成
は第６図に従がい、次のように行なわれる。すな
わち、サイクルＴ４で現にセレクタ２７から読出
されている命令１３のＢビツトは０でその一つ前
の命令１０のＢビツト（BB）は１であるので、
生成回路２６は命令１３のページ内アドレス１，
０の内の下位ビツト０を上位ビツトＭ１とし、０
を下位ビツトとするアドレス０，０を出力する。
もし、命令１０の分岐判定の結果、分岐が成功
し、命令１４が選択されたときには、生成回路２
６は、ページ内アドレスとして１，０を出力す
る。したがつて、命令１７，１８を含む４つの命
令の内、次に実行すべき命令を分岐命令１０での
分岐判定結果により指定することができる。

以上のようにして、条件付命令が連続する場合
でも、現在セレクタ２７から読出されている命令
より一つ前の命令により、次に読出すべきマイク
ロ命令を指定する方法を適用することができる。

なお、以上の説明からも明らかなとおり、
ROM２３はクロツクφに同期して駆動され、約
１サイクル後に複数のマイクロ命令が読出され
る。一方、セレクタ２７から出力されたマイクロ
命令内のページアドレスがスレーブアドレスレジ
スタ２１にセツトされるのはセレクタ２７からそ
の命令が出力された後の半サイクル後である。
ROM２３は、レジスタ２１に新たなアドレスが
セツトされた後半サイクル経過して駆動されるよ
うになつている。したがつて、セレクタ２７から
選択された命令が指定する命令がたしかに、二マ
シンサイクル後にセレクタ２７から出力されてい
る。このように、セレクタ２７から現に選択され
ている命令が指定するページアドレスをスレーブ
アドレスレジスタ２１に適当なタイミングでセツ
トすることにより、この指定されたページアドレ
スを有するマイクロ命令が２マシンサイクル後に
読出すようにすることができる。本実施例では
ROM２３のサイクルタイムとアクセスタイムが
等しいと仮定している。本実施例ではROM２３
のサイクルタイムにほぼ等しい時間長のマシンサ
イクルでROM２３をアクセスできる。

次に第７図を参照してアドレス生成回路２６を
説明する。回路２６はアンドアレー３５Ａ，３５
Ｂ、オアアレー３５Ｃからなるプログラムロジツ
クアレとそれへの入出力回路からなる。各アレー
において、入力線と出力線の交点による丸印はス
イツチ素子を示し、ある入力線の電圧が高レベル
になると、その素子を介してこの入力線に交叉す
る出力線は低レベルになる。但し、その入力線に
この素子を介さずに交叉する出力線の電圧は高レ
ベルのままである。アンドアレー３５Ａには線２
８を介してセレクタ２７から入力される分岐条件
BCを適当に反転した信号と線３０を介してステ
ータスレジスタ２９から入力される条件コード
CCを同じように反転した命令とが特定の値をも
つときのみ、特定の出力線４９又は５０のレベル
をＨレベルに保持する回路である。

図ではアンドアレー３５Ａの一例として２ビツ
トの分岐条件BCと２ビツトの条件コードCCとの
一致を検出する回路の一部を示してある。すなわ
ち、分岐条件BCは二つのインバータを経由して
入力線２８Ａ，２８Ｂからアレー３５Ａに入力さ
れ、これらの入力線２８Ａ，２８Ｂと出力線４９
との交点にはスイツチ素子が設けられている。同
様に条件コードCCが二つのインバータと線３０
Ａ，３０Ｂを介してアレー３５Ａに入力され、こ
れらの入力線３０Ａ，３０Ｂと、出力線４９との
交点にスイツチ素子が設けられている。したがつ
て、線４９は、分岐条件BC、条件コードがとも
に“00”に等しいときにのみ高レベルである。し
たがつて、線４９はこのような分岐条件が満たさ
れたときのみ高レベルのままである。同様に線５
０は分岐条件BCの値が“10”であつて、分岐条
件が満たされたときのみ高レベルのままとなる。
このように線４９，５０は特定の分岐条件がそれ
ぞれ満たされたときのみ高レベルとなる。同様に
分岐条件BCが他の値のときに分岐が成立したと
きのみ高レベルとなる出力線およびこれに交叉し
た入力線その他を設ける必要があるが簡単化のた
めに図示していない。

以下では簡単化のために、分岐条件BC、条件
コードがともに00の条件で分岐が成立したか否か
を記号BR１が１か０かで表わす。同様に、分岐
条件BC、条件コードがともに01の条件で分岐が
成立したか否かを記号BR２が１か０かにより表
わす。この結果、線４９，５０の電圧状態S₄₉、
S₅₀は、それぞれ S₄₉＝1 (1) S₅₀＝2 (2) となる。

アンドレー３５Ｂには、セレクタ２７から線２
８を介して与えられるＢビツトとその反転信号
がそれぞれ入力線２８Ｆ，２８Ｅから入力され、
スレーブアドレスレジスタ２１から与えられるペ
ージ内アドレスPM０、PM１の反転信号が入力
線２５Ａ，２５Ｂより与えられる。すでに説明し
たようにセレクタ２７から出力されている命令の
一つ前の命令に含まれていたページ内アドレスが
スレーブアドレスレジスタ２１にストアされてい
るので、記号PM０，PM１が用いられる。アレ
ー３５Ｂにはさらに、線３４Ａ，３４Ｂを介し
て、以下に説明するように作成された。セレクタ
２７から現に出力されている命令の一つ前の命令
に含まれていたＢビツトBBとその反転信号BB
が入力される。すなわち、回路５２，５３は、二
つの直列接続されたインバータと、閉ループ形成
用のトランジスタからなる周知のラツチ回路であ
る。ラツチ５２には線２８を介してセレクタ２７
から入力される、現在すでにセレクタ２７から読
出されている命令のＢビツトＢがクロツクφによ
りスイツチオンされるトランジスタ６０を介して
入力される。すでに述べたように、セレクタ２７
はクロツクφに同期して動作するので、ラツチ５
２には現にセレクタ２７から出力されている命令
のＢビツトＢがそのままラツチされる。ラツチ５
２の出力はクロツクによりスイツチオンされる
トランジスタ６１を介してラツチ５３に再びラツ
チされる。このラツチ５３の出力はクロツクφに
よりスイツチオンされるトランジスタ６２Ａを介
して線３４の一方３４Ａに出力される。したがつ
て、線３４Ａ上の信号は、線２８から１サイクル
前に入力されたＢビツト、すなわち、現在セレク
タ２７から読出されている命令の一つ前の命令の
ＢビツトBBを表す。なお、線３４の他方３４Ｂ
には、ラツチ５３の二つのインバータの接続点の
電圧がクロツクφによりスイツチオンされる電圧
が与えられる。この線３４Ｂの電圧は信号の
反転信号BBに等しい。

アンドアレー３５Ｂには、現在セレクタ２７か
ら出力されている命令の選択に用いたページ内ア
ドレスの下位ビツトの反転信号OM０がクロツク
φでスイツチオンされるトランジスタ６６を線６
３を介して入力される。

線４５〜４８のレベルは、これらにスイツチ素
子を介して接続された複数の入力線の電圧がいず
れも低レベルのときのみ高レベルとなるので、線
４５〜４８の論理レベルＳ４５〜Ｓ４８はそれぞ
れ以下のように表わされる。

S45＝・・PM1 (3) S46＝・BB・OM0 (4) S47＝・OM0 (5) S48＝・・PM0 (6) 一方、線４９，４８は、線２８Ｆを介して入力
されるＢビツトの反転信号が低レベルでかつ、ア
ンドアレー３５Ａでの分岐判定の結果、分岐成功
と判定されたときである。したがつて、線４８，
４９のレベルは、前述の記号BR１，BR２を用
いると、 S49＝Ｂ・BR1 (7) S50＝Ｂ・BR2 (8) オアアレー３５Ｃでは線４５〜４７の電圧がい
ずれかが高レベルのときに出力線５６が低レベル
となる。したがつて線５６に接続されたインバー
タ６５Ａの出力OUT１は信号Ｓ４５〜Ｓ４７の
論理和で表わされる。

OUT1＝S45＋S46＋S47 (9) 同様に線４８〜５０の電圧のいずれかが高レベ
ルのときには、出力線５７が低レベルとなる。し
たがつて、インバータ６５Ｂの出力OUT０は信
号Ｓ４８〜５０の論理和で表わされる。

OUT0＝S48＋S49＋S50 (10) これらの出力OUT１、OUT０は、クロツクφ
２でスイツチオンされるトランジスタ６５Ａ，６
５Ｂを介して、ラツチ回路５５Ａ，５５Ｂにラツ
チされる。これらのラツチ回路の出力Ｍ１，Ｍ０
はしたがつて、出力OUT１、OUT０を半サイク
ル遅延したものである。

これらのラツチ５５Ａ，５５Ｂの出力Ｍ１，Ｍ
０は次にクロツクがトランジスタ６４Ａ，６４
Ｂに入力されるまでラツチされる。したがつて、
ラツチ５５Ｂの第１段のインバータの出力は、現
在セレクタ２７から出力されている命令の選択に
用いたページ内アドレスの下位ビツトOM０の反
転信号に相当することが分かる。

このように回路２６が構成された結果、Ｂ＝１
のときには信号Ｓ４７がOM０に等しくなり、式
(9)からＭ１はOM０に等しくなる。また分岐が成
功すれば、式(7)、(8)により、信号Ｓ４７，Ｓ４８
のいずれかが１となるが、分岐不成功のときに
は、いずれも０となるため、式(10)より、Ｍ１は分
岐成功か否かにより１又は０となる。

また、Ｂ＝０、BB＝１のときには式(4)より信
号Ｓ４６がOM０と等しくなるため式(9)より、Ｍ
１はOM０に等しくなる。また、他の信号はすべ
て０のため、Ｍ０は０になる。

また、Ｂ＝BB＝０ときには、式(3)、(6)より、
信号Ｓ４５，Ｓ４８がそれぞれPM１，PM０に
等しいため、Ｍ１，Ｍ０はこれらに等しくなる。

以上のごとく、回路２６は第６図に示した区分
にしたがつて、次の命令を選択するためのページ
内アドレスＭ１，Ｍ０を出力することができる。

なお、以上の実施例においては、各命令は二つ
先の命令のアドレスを指定するこしたが、本発明
はこの場合に限定されるものでない。また、本発
明は分岐数が２より大きい場合にも通用しうるこ
とは明らかである。

〔発明の効果〕

以上のようにして、本発明によれば、各マイク
ロ命令で後続のマイクロ命令のアドレスを指定す
ることができ、かつ、マイクロ命令記憶装置のサ
イクルタイムに近いマシンサイクルで順次複数の
命令を読出すことができる。

【図面の簡単な説明】

第１図、第２図は条件付分岐命令を含むマイク
ロ命令列の意なる例。第３図は本発明の実施例で
用いる条件付分岐命令のフオーマツト、第４図は
本発明の実施例で用いる一般命令のフオーマツ
ト、第５図は本発明の実施例の概略回路図、第６
図は第５図の実施例で使用される、ページ内アド
レスの発生の仕方を示す図、第７図は第５図の実
施例で用いるアドレス生成回路の具体例である。
第８図は第５図の回路に対するタイムチヤートで
ある。

Claims (1)

1. 【特許請求の範囲】 １ アドレスレジスタと、一定サイクルごとに駆
   動され、該レジスタにストアされたページアドレ
   スに基づき所定の複数のマイクロ命令を読出す記
   憶手段であつて、各マイクロ命令の第１のフイー
   ルドには、該各マイクロ命令の読出しサイクルか
   らみて該所定数のサイクルの後に読すべき後続の
   マイクロ命令を指定するページアドレスが含ま
   れ、条件付分岐命令でない一般命令の第２のフイ
   ールドには該後続命令を指定するページ内アドレ
   スが含まれ、条件付分岐命令の第２フイールドに
   は、分岐条件を指定する情報が含まれているもの
   と、 該読出し動作ごとに、該読出された複数のマイ
   クロ命令の一つを選択する手段と、 該選択された命令を読出すためのページアドレ
   スを該アドレスレジスタにセツトしたタイミング
   より、該所定数のサイクルだけ遅延して該選択さ
   れた命令の第１、第２フイールドを該レジスタに
   セツトする、該選択動作に同期したセツト手段
   と、 該選択されたマイクロ命令が分岐命令のとき、
   該分岐命令が指定する分岐が成功か否かを該選択
   された分岐命令の第２フイールドに基づき検出す
   る手段と、 該選択動作の終了ごとに、次のサイクルで選択
   すべきマイクロ命令を指定するためのページ内ア
   ドレスを発生して該選択手段に送出するためのア
   ドレス発生手段であつて、該選択手段により、現
   在までの該所定数のサイクルの間の該検出手段の
   出力と現在該アドレスレジスタ内にあるページ内
   アドレスとに基づき該指定のためのページ内アド
   レスを発生するものとからなるマイクロ命令制御
   のデータ処理装置。 ２ 該アドレス発生手段は、該所定数のサイクル
   の間に分岐命令がないときには、該アドレスレジ
   ス内に現にあるページ内アドレスを該指定のため
   のページ内アドレスとして出力し、該所定数のサ
   イクルの間に分岐命令があるときには、該所定数
   のサイクルの内、該分岐命令が存在したサイクル
   と、該分岐命令に対する分岐成功検出結果とによ
   り、異なるページ内アドレスを発生するものであ
   る第１項のデータ処理装置。 ３ 該所定数は２であり、該アドレス発生手段
   は、現在のサイクルで出力したページ内アドレス
   を記憶する手段と、現在より一つ前のサイクルで
   選択された命令が分岐命令か否かを示す信号を記
   憶する手段と、現在選択された命令が分岐命令で
   なく、かつ、現在より一つ前のサイクルで選択さ
   れた命令が分岐命令でないときには、該アドレス
   レジスタに現在あるページ内アドレスを出力し、
   現在選択された命令が分岐命令でなく、一つ前の
   サイクルで選択された命令が分岐命令のときに
   は、現在のサイクルで出力したページ内アドレス
   の一部と、１又は０の内のあらかじめ定めた値か
   らなるページ内アドレスを出力し、現在選択され
   た命令が分岐命令のときには、現在のサイクルで
   出力したページ内アドレスの一部と、分岐成功か
   否かに応じて定まる０又は１とからなるページ内
   アドレスを出力する手段とからなる第１項のデー
   タ処理装置。 ４ 該ページ内アドレスは２ビツトからなり、該
   アドレス発生手段は、現在選択された命令が分岐
   命令でなく、かつ、一つ前のサイクルで選択され
   た命令が分岐命令のとき、現在のサイクルで出力
   された下位ビツトOM０に等しい上位ビツトと、
   値０又は１の内あらかじめ定めた一方の値を有す
   る上位ビツトからなるページ内アドレスを発生
   し、現在選択されている命令が分岐命令のときに
   は、現在のサイクルで出力された下位ビツトに等
   しい上位ビツトと、分岐成功か否かに応じて１又
   は０の値となる下位ビツトからなるページ内アド
   レスを生成するものである第３項のデータ処理装
   置。