JPH0221646A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、半導体装置、特に、半導体装置の出力変化時
に生じるノイズによる誤作動を抑制するための出力回路
に関し、 半導体装置の出力が“］−１”レベルから“Ｌ”レベル
に変化する際に、半導体チップのｖｓｓパッドの電圧が
ＯＶより高くなることを防止し、装置の誤動作を防止し
て信頼性を向上させることができる半導体装置を提供す
ることを目的とし、出力トランジスタを有する出力回路
を含む半導体装置において、検出用トランジスタを有し
該トランジスタ能力に対応した信号を出力するトランジ
スタ能力検出回路と、該検出信号に基づいて前記出力回
路内の出力トランジスタのゲート電圧を変化させるゲー
ト電圧制御回路と、を含むように構成されている。

〔産業上の利用分野〕

本発明は、半導体装置、特に、半導体装置の出力変化時
に生じるノイズによる誤作動を抑制するための出力回路
に関する。

近年、記憶素子、論理素子等のデジタル半導体装置には
、高速動作が要求されている。このため、半導体装置は
負荷を高速に駆動するべく出力回路の電流吸引能力及び
電流供給能力を大きくしている。しかしながら、負荷を
高速に駆動すると、負荷に含まれる容量成分（浮遊容量
）に高速で充放電を行うことになり、この充放電に伴な
って大きなピーク電流が発生ずる。このピーク電流は、
半導体チ・ｙプに電流をａ（給する配線路に存在する種
々のインダクタンス成分に作用し、チップの基準電圧と
なる電源電圧、接地電圧を大きく変動させてしまう、こ
の変動電圧がノイズとして作用し、半導体装置が誤作動
することがあり、対策が求められている。

〔従来の技術〕

第７図に従来の半導体装置の外観を示す。

第７図において、パッケージ１０内には半導体チップ１
２が格納され、パッケージ１０の端子１４．１４．１４
・・・は、半導体チップ１２の複数のパッド１６と、複
数のボンディングワイア１８を介して接続されている。

。 第８図に第７図の半導体装置の回路を示す。

第８図において、パッケージ１０の■ｃｃ端子１４−１
、Ｖ、端子１４−２．及び、出力端子１４−３は、半導
体チップ１２の■ｃｃパッド１６−１　、Ｖｓｓパッド
１６−２、及び、出力パッド１６−３と、ボンディング
ワイア１８−１　１８＝２及び１８−３を介して接続さ
れている”ｃｃ端子１４−１は、５ｖの電源電圧に接続
され、Ｖ　３３１１’ｄｉ子１４−２は、ＯＶ　ノａ　
地（クランＦ　）　を圧に接続され、出力端子１４−３
は、負荷容量としての：ｌンデンサ２０を介して０■に
接地されている。以下、半導体チップ１２内の回路につ
いて説明する。　半導体チップ１２は、直列に接続され
たＰチャネルトランジスタ２２及びＮチャネルトランジ
スタ２４を含む、Ｐチャネルトランジスタ２２の一端は
、前記Ｖｃｃパッド１６−１に接続され、Ｎチャネルト
ランジスタ２４の一端は、前記Ｖ　Ｓ　Ｓ　ハラｌ−１
６−２に接続され、両トランジスタ２２．２４の曲端は
、互いに接続されるとともに、前記出力パッド１６−３
に接続されている。

Ｐチャネルトランジスタ２２のゲートは、ＮＡＮＤ２６
の出力端に接続され、Ｎチャネルトランジスタ２４のゲ
ートは、Ｎ０Ｒ２８の出力端に接続されている。ＮＡＮ
Ｄ２６の入力端には、内部制御信号Ａ及び内部データ信
号ＤＡＴＡがそのまま供給され、Ｎ０Ｒ２８の入力端に
は、内部データ信号ＤＡＴＡがそのまま供給されるが、
内部制御１２号Ａは、インバータ（反転回路）３０で反
転された後、供給される。

次に、回路の作用について説明する。

通常の使用状態では、内部制御信号Ａは、“１■”レベ
ルであり、このとき、内部データ信号ＤＡＴＡが“Ｈ“
レベルであると、ＮＡＮＤ　２６は“し”レベルになり
、Ｎ０Ｒ２８は“Ｌ”レベルとなる。それゆえ、両トラ
ンジスタ２２．２４のゲートはともに“し”レベルにな
り、Ｐチャネルトランジスタ２２はＯＮ状態になり、Ｎ
チャネルトランジスタ２４はＯＦＦ状態になる。従って
、５■の電流が、■ｃｏ端子１４−１ボンディングワイ
ア１８−１、■ｃｃパッド１６−１、Ｐチャネルトラン
ジスタ２２、出力パッド１６−３、ポ°ンディングワイ
ア１８−３、出力端子１４−３を介して、：ｌンデンサ
２０に流れ、該コンデンサ２゜が充電されて、”１ビレ
ベルになる。

次に、内部データ信号Ｄ　Ａ　Ｔ’　Ａが“し”レベル
になるとＮＡＮＤ２６は“ト■”レベルになり、Ｎ０Ｒ
２８は“１ビレベルになる。それゆえ、両トランジスタ
２２．２１１のゲートはとらに’　Ｈ”レベルになり、
Ｐチャネルトランジスタ２２はＯＦＦ状態になり、Ｎチ
ャネルトランジスタ２４は、ＯＮ状態になる。従って、
電流が、コンデンサ２０から、出力端子１４−３、ボン
ディングワイア１８−３、出力パッド１６−３、Ｎチャ
ネルトランジスタ２４　、Ｖ　ｓｓパッド１６−２、ボ
ンデインクワイア１８−２、■ｓｓ端子１４−２を介し
て、グランドに流れ、該コンデンサ２ｏが放電されて゛
′Ｉ２ルベルになる。

なお、内部制御１８号Ａは、通常の使用状態では“Ｉ−
Ｆルベルであり、”Ｌ”レベルでは特殊なモードになる
。この特殊なモードでは、内部データ信号Ｄ　Ａ　ＴＡ
が°°）Ｆルベル、“Ｌ”レベルのいずれて′あっても
、ＮＡＮＤ２６の出力すなわちＰチャネルトランジスタ
２２のゲートはＨ”レベルになり、Ｎ０Ｒ２８の出力ず
なわちＮチャλ・ルｌ−ランジスタ２４のゲートは、Ｌ
”レベルになる。従って、両トランジスタ２２．２４は
ともにＯＦＦ状態になり、コンデンサ２０への出力信号
は、ハイインピーダンスとよばれる電気的にフローティ
ングな状態になる。

〔発明が解決しようとする課題〕

上記第８図の回路において、Ｖ　ＣＣＰ６’Ｈ子１４−
１と■ｃｃパッド１６−１とを接続するボンディングワ
イア１８−１、及び、■　端子１４−２と”ｓｓＳ パッド１６−２とを接続するボンディングワイア１８−
２には、それぞれ配線のインダクタンス成分り、Ｌ２が
存在し、これらのインダクタンス成分り、Ｌ２が以下に
述べるような問題を生ぜしぬる。

コンデンサ２０が充電されて、コンデンサ２０が“Ｌ”
レベルから“）ビレベルになるときに、５■の電流が、
■ｃｃ端子１４−１．ボンディングワイア１８−１　、
Ｖｃｃバッド１６−１、Ｐチャネルトランジスタ２２、
出力パッド１６−３、ボンディングワイア１８−３、出
力端子１４−３を介して、コンデンサ２０に流れる。こ
のとき、ボンデインクワイア１８−１を通って電流が流
れるが、ボンディングワイア１８−１のインダクタンス
成分Ｌ１のために、ボンディングワイア１８−１の両端
すなわち”ｃｃ端子１４−１と”ｃｃパッド１６−１と
の間では、電位差が生じてしまう、なお、次の式を参照
されたい。

■−；−Ｌ・　（ｄ　ｉ　／　ｄ　ｔ　）ここで、■は
電位差、Ｌはインダクタンス、１は電流、しは時間であ
る。

従って、ボンディングワイア１８−１の両端で電位差が
生じているので、■ｃｃパッド１６−１は、５■ではな
く、５Ｖより低い電圧になってしまう。

また、コンデンサ２０が放電されて、コンデンサ２０は
“Ｈ″レベルら″Ｌ″レベルになるときには、＝１ンデ
ンサ２０からの電流が出力端子１４−３、ボンディング
ワイア１８３、出力パッド１６−３、Ｎチャネルトラン
ジスタ２４、Ｖｓｓバッド１６−２、ボンディングワイ
ア１８−２、”ＳＳ”予１４−２を介して、グラウンド
に流れる。このときには、ボンディングワイア１８−２
を通って電流が流れるが、リード線１８−２のインダク
タンス成分Ｌ２のために、ボンディングワイア１８−２
の両端ずなわちｖｓｓパッド１６−２とＶ３３端子１４
−２との間で電位差が生じてしまう、従って、■ｓｓパ
ッド１６−２では、０■ではなく、Ｏｖより高い電圧に
なってしまう。

以上のように、コンデンサ２０の充放電により、半導体
チップ１２の出力が“Ｌ″レベルら″Ｆビレベルになっ
たり、”　Ｈ”レベルから“Ｌ”レベルになったりする
と、Ｖｃｃパッド１６−１の電圧が５■から変動したり
、■ｓｓバッド１６−２の電圧が０■から変動したりす
る。

そして、半導体装置には、外部のＯＶを基準として入力
信号が与えられているので、半導体チップ１２のＶｓｓ
バッド１６−２の電圧が０■より高くなると、半導体装
置が正常に動作しなくなり、（８ＩＩ性が低下すること
となる。なお、半導体チップ１２の■ｃｃパッド１６−
１の電圧が５■より低くなることは、半導体の動作及び
信頼性において、問題にならない。

なお、半導体装置の高速動作のために両トランジスタ２
２，２４の電流駆動能力を大きくすると、ピーク電流が
大きくなり、ボンディングワイア１８−１．１８−２の
インダクタンス成分Ｌ１゜Ｌ　による■ｃｃパッド１６
−１、■ｓｓパッド１６−２の電圧変動が大きくなる（
前述の式を参照）。

以上は誤動作が電源電圧の変動によるものとして説明し
たが、誤動作要因としては周囲温度の変動もあり、この
周囲温度変動によりトランジスタの駆動能力が影響を受
ける場合も生じる。

本発明の目的は、半導体装置の出力が“）ビレベルから
°゛Ｌ”レベルに変化する際に、半導体ナツプのＶｓｓ
バッドの電圧がＯｖより高くなることを防止し、装置の
誤動作を防止しては顆性を向上させることができる半導
体装置を提供することにある。

〔課題を解決するための手段〕

第１図に、本発明の原理説明図を示す。

第１図において、出力回路３２は、Ｐチャネルトランジ
スタ２２及びＮチャネルトランジスタ２４を含む、トラ
ンジスタ２２がＯＮ状態でトランジスタ２４がＯＦＦ状
態であると、ｖｃｃバッド１６−１からの電流がトラン
ジスタ２２を通って出力パッド１６−３に流れ、また、
トランジスタ２２がＯＦＦ状態でトランジスタ２４がＯ
Ｎ状態であると、出力パッド１６−３からの電流がトラ
ンジスタ２４を通ってＶｓｓパプド１６−２に流れる。

トランジスタ能力検出回路３４は、検出用トランジスタ
を含み、該検出用トランジスタに印加される■ｃｃパッ
ド１６−１からの電源電圧や周囲温度に基づいて、検出
信号３６を出力する。

この検出信号３６は、ゲート電圧制御回路３８にＯＦ：
給され、該制御回路３８は、検出信号３６に基づいて、
ゲート電圧制御信号４０．４０を出力する。これにより
・、出力回路３２において、出力トランジスタ２２．２
４のゲート電圧が制御され、トランジスタ２２．２４の
電流駆動能力が変化し、トランジスタ２２を流れる電流
、トランジスタ２４を流れる電流が変化する。

〔作用〕 １−ランジスタのコンダクタンスは、ゲート電圧あるい
は周囲温度で変化し、例えば、Ｎチャネルトランジスタ
では、ゲート電圧が高いほどあるいは周囲温度が低いほ
ど、そのコンダクタンスは大きくなる。なお、半導体装
置の使用条件は、例えば電源電圧＝５Ｖ±１０％、周囲
温度０〜７０°Ｃになっている。そして、出力１−ラン
ジスタのコンダクタンスが大きくなると、出力トランジ
スタの電流１県動能力が大きくなり、出力トランジスタ
を流れる電流が増大するので、出力トランジスタの動作
速ＩＸは速くなる。しかしながら、出力トランジスタの
ピーク電流が増大し、前述したように、ボンディングワ
イアのインダクタンス成分に作用してボンディングワイ
アの両端に電位差が生じ、■　パッド、■ｓｓパッドの
電圧変動が生じる。

Ｃ そこで、電源電圧■ｃｏが高い場合には、ゲート電圧を
低下させて出力トランジスタのコンダクタンスを小さく
し、出力１−ランジスタの電流駆動能力を小さくして、
出力トランジスタを流れる電流を減少させる。これによ
り、出力トランジスタのピークを流を減少させ、それゆ
え、ボンディングワイアのインダクタンス成分に作用し
てボンディングワイアの両端に電位差を生じさせること
がなく′、■　パッド、■ｓｓバッドの電圧変動を防止
しＣ ている、なお、この場合に、出力トランジスタの動作速
度は遅くなるが、半導体装置の出力回路以外の他の部分
の動作速度が速いので、全体としての動作速度が損なわ
れずに、ピーク電流の減少を達成できる。

上記のことを、第１図を参照しながら説明する。

トランジスタ能力検出回路３４内の検出用トランジスタ
がｖｃｃパッド１６−１からの電源電圧が高いことを検
出したり、周囲温度が低いことを検出すると、検出回路
３４は、その旨の検出信号３６をグーｌ−電圧制御回路
３８に供給し、該制御回路３８は、検出信号３６に基づ
き、ゲート電圧制りν信号４０．４０をトランジスタ２
２．２４に供給する。これにより、トランジスタ２２．
２４のゲート電圧が低下させられるので、トランジスタ
２２．２４のコンダクタンスが小さくなって電流１財動
能力が小さくなり、それゆえ、トランジスタ２２．２４
のピーク電流が減少させられる。

〔実施例〕

以下、図面に基づいて本発明の好適な実施例を説明する
。

第２図には、本発明の実施例による半導体装置の回路が
示されており、第２図の回路において、前記第８図の回
路と同一もしくは重複する部分には同一符号を付して説
明を省略する。

第２図において、トランジスタ能力検出回路３４は、負
荷としての抵抗４２と、該抵抗４２に直列に接続された
検出用のＮチャネルトランジスタ４４と、を含む、抵抗
４２の一端は、ｖｃｃバッド１６−１に接続され、トラ
ンジスタ４４の一端は、ｖｓｓバッド１６−２に接続さ
れており、トランジスタ４４のゲートは、Ｖｃｃパッド
に接続されている、そして、抵抗４２とトランジスタ４
４との接続部からの出力が、検出信号３６になる。なお
、抵抗４２は、例えばポリシリコンで形成されており、
その抵抗値が電源電圧■。０及び周囲温度に依存しない
ようになっている。

検出回路３４において、電源電圧ｖｃｃが低い場合には
、トランジスタ４４のゲート電圧が低いので、トランジ
スタ４４のコンダクタンスが小さく、検出信号３６の電
圧は高い、一方、電源電圧Ｖ。０が高い場合には、トラ
ンジスタ４４のゲート電圧が高いので、トランジスタ４
４のコンダクタンスが大きく、検出信号３６の電圧は低
い、なお、第３図にこのようなトランジスタ４４のコン
ダクタンスと検出信号３６の電圧との関係を示す。

次に、ゲート電圧制御回路３８において、ＮＡＮＤ２６
、Ｎ０Ｒ２８、及び、インバータ３０は、前記第８図の
対応部分と同様である。そして、第４図（ａ）（ｂ）（
ｃ）のインバータ３０、ＮＡＮＤ２６、及び、Ｎ０Ｒ２
８の内部の回路を、それぞれ、第５図（ａ）（ｂ）（ｃ
）にそれぞれ対応して示す。

第２図において、ＮＡＮＤ２６．インバータ３０の電源
側は、■ｃｃバッド１６−１に接続され、電源電圧■。

０がそのまま供給されるが、Ｎ０Ｒ２８の電源側は、検
出回路３４に接続され、検出信号３６が供給されること
に注目されたい。

従って、ＮＡＮＤ２６には、電源電圧ｖｃｃがそのまま
（ｊ（給されるので、電ＴＡ電圧Ｖ。０が高い場合には
、ＮＡＮＤ２６は、高いゲー！・電圧をトランジスタ２
２に供給する。それゆえ、トランジスタ２２のコンダク
タンスが大きくなり、電流駆動能力が大きくなり、トラ
ンジスタ２２には、ピーク電流が流れる。

一方、Ｎ０Ｒ２８には、検出信号３６が供給されており
、電源電圧■。０が高い場合には、前述したように、検
出信号３６の電圧が低いので、Ｎ０Ｒ２６は、低いゲー
ト電圧をトランジスタ２４に供給する。それゆ、え、ト
ランジスタ２４のコンダクタンスが小さくなり、電流駆
動能力が小さくなり、トランジスタ２４に流れるピーク
電流が減少させられ、る。

上記のことを、第６図のタイミングチャートを参照しな
がら説明する。

電源電圧Ｖ　が低い場合、例えばＶ　ｃｃ”　４　、５
Ｃ ■の場合に、出力信号のレベルが“ト■”レベルから“
Ｌ”レベルに変化するときには、時刻し１〜ｔ　にわた
って行われ、長い時間１゛１でなされる。

したがって、出力信号の電流には、大きなピーク電流が
生じない。

一方、電源電圧■ｃｏが高い場合、例えば■。０＝５．
５ｖの場合に、出力信号のＬレベルが“Ｈ”レベルから
“Ｌ”レベルに変化するときには、従来では、破線で示
されるように、時刻ｔ１〜ｔ２にわたって行われ、短い
時間Ｔ２でなされる。その結果、出力信号の電流には、
破線で示されるように、大きなピーク電流が生じてしま
うものであっな。

しかしながら、本発明の実施例では、電源電圧■ｏｏが
高い値すなわち５．５ｖであると、検出信号３６の電圧
が低いので、“Ｈ”レベルから“Ｌ”レベルへの変化は
、実線で示されるように、時刻し１〜Ｌ３にわたって行
われ、長い時間１゛１でなされる。それゆえ、出力信号
の電流には、実線で示されるように、大きなピーク電流
が生じない。

以上のように、本発明の実施例によれば、出力信号のレ
ベルが“１■”レベルからＬ”レベルに変化する場合に
、電源電圧Ｖ。０が高い値すなわち５．５■であるとき
には、電源電圧検出回路３４からの検出１８号３６の電
圧が低いので、ゲート電圧制御回路３８内のＮ０Ｒ２８
は、低いゲート電圧をトランジスタ２４に供給する。こ
のことは、トランジスタ２４のコンダクタンスを小さく
して、電流駆動能力を減少させ、“Ｈ″レベルら“し”
レベルへの変化を長い時間をかけて行わせることになる
ので！・ランズタ２４を流れるピーク電流を減少させる
ことができることを意味する。

従って、ボンディングワイア１８−２のインダクタンス
成分Ｌ２に１１４用してボンディングワイア１８〜２の
両端に大きな電位差を生じることがなく、■ｓ、パッド
１６−２の電圧変動すなわちＯＶから高くなることを防
止することができる。なお、この場合に、出力回路以外
の回路が高速で動作するので、半導体装置全体としての
動作速度が遅くなることはない。

上記実施例においては、トランジスタ２４のゲート電圧
を制御しているが、ゲート電圧ｉ制御回路３８内のＮＡ
ＮＤ２６に電源電圧■。０を印加するのではなく検出回
路３１１からの検出信号３６を印加することにより、ト
ランジスタ２２のゲート電圧を制御することも可能であ
る。

〔発明の効果〕

以上説明したように、本発明によれば、トランジスタ能
力検出信号に基づいて、グーｌ−電圧制御回路は、出力
トランジスタのゲート電圧を変化させており、電源電圧
が高い場合には、出力トランジスタのゲート電圧が低く
されるので、出力トランジスタのコンダクタンスが小さ
くなり、電流駆動能力が小さくなって、ピーク電流が減
少させられる。従って、半導体装置の出力がＨ”レベル
から“Ｌ”レベルに変化する際に、ボンディングワイア
のインタフタンス成分により■ｓｓパッドの電圧がＯＶ
より高くなることが防止され、半導体装置のにｌ動作が
防止され信頼性が向上させられる。

なお、本発明においては、電源電圧が低くあるいは周囲
温度が高くて出力トランジスタのコンダクタンスが小さ
い場合に、該出力トランジスタのゲート電圧を高くして
出力トランジスタを高速で駆動することも可能である。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の実施例による半導体装置の回路図、 第３図は検出用トランジスタのコンダクタンスと検出ｆ
ａ号の電圧との関係を示すグラフ図、第＝ｉ　ｆ２１　
（ａ　）　　（ｂ　）　　（ｃ　）はそれぞれインバー
タ、ＮＡＮＤ、ＮＯＲを示ずシンボル図、第５図（ａ）
（ｂ）（ｃ）はそれぞれ第４図（ａ　）　　（ＩＪ　）
　　（ｃ　）のインバータ、ＮＡＮＤ、Ｎ０ｆｌの回路
図、 第６図は第２図の回路のタイミングチャート図、第７図
は半導体装置の外観図、 第８図は第７図の半導体装置の［１ｉｌｌ路図である。 ２２．２４・・・出力トランジスタ、 ３２・・・出力回路、 ３４・・・トランジスタ能力検出回路、３６・・・検出
信号、 ３８・・・ゲート電圧制御回路、 ４０．４０・・・ゲート電圧制御信号、４４・・・検出
用トランジスタ。 襖出用トラシジスタのコンタクタ）スと４く耐」３４１
号１と、のＤｚＹ系 第３図 インバータ ＡＮＤ （ｂ） 第４図 第５図 ＯＲ （Ｃ） （Ｃ）

Claims (1)

1. 【特許請求の範囲】 出力トランジスタ（２２、２４）を有する出力回路（３
   ２）を含む半導体装置において、 検出用トランジスタ（４４）を有し該トランジスタ（４
   ４）の能力に対応した信号を出力するトランジスタ能力
   検出回路（３４）と、該検出信号に基づいて前記出力回
   路（３２）内の出力トランジスタ（２２、２４）のゲー
   ト電圧を変化させるゲート電圧制御回路（３８）と、を
   含むことを特徴とする半導体装置。