JPH0221652A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体記憶装置に関し、特に任意の記憶情報
をランダムな入出力が可能な半導体記憶装置の高集積化
構造に関するものである。

［従来の技術およびその課Ｈ 近年、半導体記憶装置は、コンピュータなどの情報機器
の目覚ましい普及によってその需要が急速に拡大してい
る。さらに、機能的には大規模な記憶容量を有し、かつ
高速動作が可能なものが要求されている。これに伴って
、半導体記憶装置の高集積化および高速応答性あるいは
高信頼性に関する技術開発が進められている。

半導体記憶装置のうち、記憶情報のランダムな入出力が
可能なものにＤＲＡＭ　（ＤｙｎａｍｉｃＲａｎｄｏｍ
　　Ａｃｃｅｓｓ　　　Ｍｅｍｏｒｙ）がある。一般に
、ＤＲＡＭは、多数の記憶情報を蓄積する記憶領域であ
るメモリセルアレイと、外部との人出力に必要な周辺回
路とから構成される。

第５図は、−船釣なりＲＡＭの構成を示すブロック図で
ある。本図を参照して、まずＤＲＡＭ５０は、記憶情報
のデータ信号を蓄積するためのメモリセルアレイ５１と
、単位記憶回路を構成するメモリセルを選択するための
アドレス信号を外部から受けるためのロウアンドカラム
アドレスバッファ５２と、そのアドレス信号を解読する
ことによりメモリセルを指定するためのロウデコーダ５
３およびカラムデコーダ５４と、指定されたメモリセル
に蓄積された信号を増幅して読出すセンスリフレッシュ
アンプ５５と、データ人出力のためのデータインバッフ
ァ５６およびデータアウトバッファ５７と、クロック信
号を発生するクロックジェネレータ５８とを含んでいる
。

半導体チップ上で大きな面積を占めるメモリセルアレイ
５１は、単位記憶情報を蓄積するためのメモリセルが複
数個配列されて形成されている。

第６図は、メモリセルアレイ５１を構成するメモリセル
の４ビット分の等価回路図を示している。

図示されたメモリセルは、１個のＭＯＳ（Ｍｅｔａｔ　
　０ｘｃｉｄｅ　　Ｓｅｍ１ｃｏｎｄｕｃｔ。

「）トランジスタとこれに接続された１個の容量素子と
から構成されるいわゆる１素子メモリセルを示している
。このタイプのメモリセル構造は構造が簡単なため、メ
モリセルアレイの集積度を向上させることが容易であり
、大容量のＤＲＡＭに広く用いられている。

第７図は、ＤＲＡＭのメモリセルアレイの一例を示す平
面構造図である。また、第８Ａ図ないし第８Ｄ図は、第
７図中の切断線■−■に沿った方向から見た断面構造を
その製造工程順に示した製造工程図である。このような
スタックドタイプのＤ　ＲＡ　Ｍのメモリセルは以下の
ような製造工程によって製造されている。

まず、第８Ａ図に示すように、半導体基板１表面にＬＯ
ＧＯ５（Ｌｏｃａｌ　　０ｘｉｄａｔｉ。

ｎ　　ｏｆ　　５ｉｌｉｃｏｎ）法を用いて、素子形成
頭載の周囲を取り囲むように厚いフィールド酸化膜２を
形成する。次に、半導体基板１表面上に薄い酸化膜３を
介してバターニングされたゲート電極（ワード線）４ａ
、４ｂを形成する。そして、゛１４導体基板１表面上に
形成されたゲート電極４ａの両側に位置する半導体基板
１表面に不純物拡散領域５ａ、５ｂを形成する。さらに
、ゲート電極４ａ、４ｂの周辺を絶縁膜６で覆う。

次に、第８Ｂ図に示すように、絶縁膜６中の表面上に導
電性のポリシリコン層７を堆積する。

さらに、第８Ｃ図に示すように、ポリシリコン層７を反
応性イオンエツチング法などの異方性エツチングによっ
て所定の形状にバターニングする。

バターニングされたポリシリコン層７はキャパシタの下
部電極８を構成する。ポリシリコンからなる下部電極８
は、キャパシタの容量を大きくとるために、その表面積
をできる限り広く形成することが望まれる。したがって
、第８Ｂ図で示した工程で堆積されるポリシリコン層７
の膜厚は厚く形成される。そして、バターニングに用い
られるエツチング法は平面方向のエツチングの進行がな
い異方性エツチングが用いられる。ところが、この異方
性エツチングのために、半導体基板１表面やフィールド
酸化膜２表面がゲート電極４の側部領域と交差する領域
ではポリシリコン層７がエツチング除去されずに一部が
残存し、残渣９が形成される。この残渣９が形成される
領域は、第７図においてｆ面的に示されている。

その後、第８Ｄ図に示すように、キャパシタの誘電体層
を構成するシリコン窒化膜１０を堆積し、さらに上部電
極１１を構成するポリシリコン層を堆積し、バターニン
グしてキャパシタを形成する。

上記のような従来のスタックドタイプのＤＲＡＭの製造
工程では、第８Ｃ図を用いて説明した下部電極８の製造
工程において、導電性のポリシリコンからなる残渣９が
形成されることが問題となる。すなわち、第７図に示す
ように、残渣９は平面的に互いに間を隔てて形成された
各々のメモリセルのキャパシタの電極間を短絡するよう
に形成されている。したがって、動作時において、導電
性の残渣９を介してメモリセル間が短絡されて誤動作を
生じるなどの問題が発生した。

一方、上記のスタックドタイプのＤＲＡＭに対してキャ
パシタの容量増加をさらに押し進めたタイプのものとし
て、たとえば特開昭６２−３６８５３号公報に示された
ものがある。第９Ａ図および第９Ｂ図は、本公報に示さ
れているＤＲＡＭのメモリセルの断面構造を代表的な製
造工程に従って示した断面構造図である。本例は、トラ
ンスファゲート用トランジスタ１３のゲート電極４を覆
う絶縁膜６を厚く形成し、この絶縁膜６中に選択的に形
成された開口部１２およびその表面を利用して、キャパ
シタ１４を構成している。その主な製造工程を以下に示
す。

まず、第９Ａ図に示すように、トランスファゲート用ト
ランジスタ１３が形成された半導体基板１上に絶縁膜６
を厚く堆積する。そして、その表面を平坦化させる。そ
の後、絶縁膜６をバターニングし、半導体基板１表面に
形成された不純物拡散領域５ａ、５ｂの表面上に開口部
１２を形成する。

その後、第９Ｂ図に示すように、いくつかの製造工程を
経て、絶縁膜６の開口部１２の内部と絶縁膜６の表面上
にキャパシタ１４が形成される。

キャパシタ１４は不純物拡散領域５ａに直接コンタクト
される下部電極８と、上部電極１１と、さらに下部電極
８と上部電極１１とによって挾まれた誘電体層１０とか
らなる。下部電極８は、絶縁膜６の平坦な表面上でその
終端部を有している。

したがって、この下部電極８のバターニング工程におい
ては、エツチングによる下部電極８の一部が残存して残
渣を形成するのを防止することができる。さらに、キャ
パシタ１４はこの絶縁膜６の表面上から開口部１２の内
壁に沿って折曲がった構造を有している。これによって
、容量結合の表面積を広く確保し容量の増加を図ってい
る。

ところが、このような構造を有するメモリセル・は、第
９Ａ図に示したように、絶縁膜６の開口部１２を形成す
るためのパターニング工程を含んでいる。この工程では
、通常フォトリソグラフィ手法が用いられる。そして、
この手法には開口部１２を形成するためのパターンマス
クのマスク合わせ工程が含まれる。そして、マスク合わ
せ工程で生じる合わせ誤差に対して余裕代を考慮するた
めに、不純物拡散領域５ａの拡散幅は必然的に大きく形
成される。このために、不純物拡散領域５ａの拡散幅が
制限要因となってメモリセル構造の微細化が阻害される
という問題があった。

このように、ＤＲＡＭのメモリセル構造は、メモリセル
を構成するトランスファゲート用トランジスタのゲート
構造を微細化すること、およびトランジスタ構造の微細
化により減少するキャパシタの容量を確保し、さらには
増加させ得るようにキャパシタの接合面積の増加を図る
ことを目指している。しかし、上記したように従来の方
法では、製造工程に起因するキャパシタ間の短絡の問題
やあるいはキャパシタの容量増大に起因するトランジス
タの不純物拡散領域の拡大化などの問題があった。

したがって、本発明は上記のような問題点を解消するた
めになされたもので、記憶情報を蓄積する単位記憶回路
を構成するトランジスタの構造を微細化でき、かつ単位
記憶回路を構成する容量素子の容量を増加させることが
可能な単位記憶素子構造を有する半導体記憶装置を提供
することを目的とする。

［課題を解決するための手段］ 本発明における半導体記憶装置は、半導体基板中に形成
された２つの不純物領域と、この不純物領域の間に位置
するように半導体基板上に形成された第１導電層とを含
むスイッチング素子と、スイッチング素子の一方の不純
物領域に接続された第１電極層と、第２電極層とによっ
て積層された誘電膜とを含む信号保持用受動素子とから
なる単位記憶回路を複数個配列して形成した記憶領域を
含む半導体記憶装置であり、スイッチング素子が形成さ
れた半導体基板表面上には、平坦化された表面と選択的
に開口された凹部とを有する絶縁膜が形成されており、
信号保持用受動素子はこの絶縁膜の表面と四部の内部と
に延びて形成されており、さらに信号保持用受動素子の
第１電極層は、少なくともその一部がスイッチング素子
の一方側の不純物領域上に形成された導電膜を介してそ
の一方側の不純物領域に接続されている。

［作用］ 本発明においては、単位記憶回路を構成するスイッチン
グ素子の表面上を厚い絶縁膜で覆っている。さらにこの
絶縁膜中にスイッチング素子の不純物領域の一方側に達
する開口部を形成している。

そして、この開口部の内部に信号保持用受動素子をその
内壁面に沿う形状で折曲げて形成している。

さらに信号保持用受動素子の両端部は絶縁膜の平坦な表
面上で終端部を形成している。このような構造により信
号保持用受動素子の接合面積を増大し８二の増加を図っ
ている。しかも、その両端部が平坦な絶縁膜の表面上で
終端部を形成するため、この終端部を形成するエツチン
グ工程では受動素子を構成する材料の残渣を生じること
なく完全なバターニング成形を行なうことができる。

さらに、絶縁膜の中に形成された四部は、スイッチング
素子の不純物拡散領域の一方側と導電層を介して接続さ
れている。この導電層は不純物拡散領域より広い幅で形
成されている。そして、絶縁膜中の開口部内に形成され
た信号保持用受動素子とスイッチング素子の不純物領域
の電気的接合が導電層を介して行なわれる。このために
、スイッチング素子の不純物領域は導電層に対してコン
タクトをとれる範囲内で最小の拡散幅で形成することが
可能となる。さらに開口部内に形成された信号保持用受
動素子は不純物領域より幅の広い導電層に対してその幅
領域内で完全なコンタクトをとるように形成すればよい
。したがって、不純物領域の拡散幅については、絶縁膜
中に開口部を形成するためのマスク合わせ工程の誤差に
対する余裕代を見込む必要性がなくなり、その拡散幅を
縮小化することができる。また、絶縁膜の開口部の開口
幅は導電層の幅内で自由に大きく形成することが可能と
なる。これによって絶縁膜の開口部内に形成される信号
保持用受動素子の接合面積をさらに増大させることがで
き、その容量を増大することができる。

［実施例］ 以下、本発明の一実施例を図を用いて説明する。

第１図は、本発明の一実施例によるＤＲＡＭのメモリセ
ルの断面構造図である。本図に示すように、メモリセル
は１個のトランスファゲート用トランジスタ（スイッチ
ング素子）１３と１つのキャパシタ（信号保持用受動素
子）１４とから構成されている。メモリセルは半導体基
板１表面に形成された厚いフィールド酸化膜２によって
その周囲が覆われ隣接するメモリセルと絶縁分離されて
いる。トランスファゲート用トランジスタ１３は、＞１
′、導体基板１表面に形成された不純物拡散領域５ａ、
５ｂと、この不純物拡散領域５ａ、５ｂの間に位置し薄
いゲート酸化膜３を介して形成されたゲート電極４ａと
から構成されている。キャパシタ１４はポリシリコンな
どの導電性材料からなる下部電極８と上部電極１１との
間に窒化膜や酸化膜などの誘電材料からなる誘電体層１
０を積層して形成されている。そして、キャパシタ１４
は、半導体基板１表面上に厚く形成され、その表面が平
坦化された絶縁膜１６の表面上と、さらにこの絶縁膜１
６中に形成された開口部１２の内部に折曲げるように延
びて形成されている。キャパシタ１４の下部電極８はポ
リシリコンなどからなる導電膜１５を介してトランスフ
ァゲート用トランジスタ１３の一方の不純物拡散領域５
ａと接続されている。導電膜１５はトランスファゲート
用トランジスタ１３のゲート電極４ａ上とフィールド酸
化膜２の表面上に形成されたゲート電極４ｂの上部に延
びて形成されている。

このようなメモリセル構造を用いると、トランスファゲ
ート用トランジスタ１３の一方側の不純物拡散領域５ａ
の拡散幅は、導電膜１５とのコンタクト而積上の制限の
みに規定される。したがって、後工程の絶縁膜１６中に
開口部１２を形成する場合のマスク合わせ誤差などに対
する余裕代を含む必要がなくなる。これにより不純物拡
散領域５ａの拡散幅を縮小することができる。さらに、
絶縁膜１６の開口部１２は導電膜１５が形成された領域
内で導電膜１５と接続されるように形成される。したが
って、トランスファゲート用トランジスタ］３のゲート
電極４ａ上などに延びて広く形成された導電膜１５に対
しては、絶縁膜１６の開口部１２の位置合わせに十分な
余裕を与えることができる。また、絶縁膜１６の開口部
１２の開口幅も従来のように不純物拡散領域５ａの拡散
幅によって規定される必要がない。したがって、開口部
１２の開口幅を大きくとることができ、この開口部１２
の内部に形成されるキャパシタ１４の接合面積を大きく
し容量を増大させることができる。

次に、本実施例のメモリセルの製造方法を第２Ａ図ない
し第２Ｄ図を用いて説明する。

まず、第２Ａ図に示すように、半導体基板１表面にＬＯ
ＣＯ３法を用いて厚いフィールド酸化膜２を形成する。

次に、半導体基板１表面を熱酸化処理し、薄い酸化膜３
を形成する。さらに、ＣＶＤ法などを用いてポリシリコ
ン層および絶縁膜６を堆積する。そしてこれらをフォト
リソグラフィ法およびエツチング法を用いて所定の形状
にパタニングする。これによって、トランスファゲート
用トランジスタ１３のゲート電極４ａ、４ｂが形成され
る。そして、このゲート電極４ａをマスクとして半導体
基板１表面に不純物をイオン注入する。これによって、
不純物拡散領域５ａ、　　５ｂを形成する。その後、さ
らに半導体基板１表面に絶縁膜６を堆積し、異方性エツ
チングによりこの絶縁膜６を選択的に除去し、ゲート電
極４の側壁に絶縁膜６のサイドウオールを形成する。

次に、第２Ｂ図に示すように、半導体基板１表面にポリ
シリコンなどの導電膜１５をＣＶＤ法などを用いて薄く
堆積する。そして、このポリシリコン層をトランスファ
ゲート用トランジスタ１３のゲート電極４ａの上部から
フィールド酸化膜２上に形成されたゲート電極４ｂの上
部にわたる領域に位置するようにパターニング成形する
。この導電膜１５は不純物拡散領域５ａの上部に堆積し
た領域を有しており、この領域がコンタクト領域となる
。

さらに、第２Ｃ図に示すように、導電膜１５などの表面
上にシリコン酸化膜などの厚い絶縁膜１６をＣＶＤ法を
用いて堆積する。厚い絶縁膜１６の表面は平坦面となる
ようにシリコン酸化膜を堆積させる。そして、フォトリ
ソグラフィ法およびエツチング法を用いて絶縁膜１６中
に導電膜１５に達する開口部１２を形成する。この開口
部１２の開口面積は、導電膜１５の形成された領域内に
納まるような大きさが選ばれる。しかも、開口部１２を
形成する工程に用いられるマスク合わせ工程は導゛ｒヒ
膜１５の領域内に対して行なわれる。このために、マス
ク合わせの誤差は不純物拡散領域５ａの拡散幅に対して
独立した関係となり、不純物拡散領域５ａの拡散幅の大
小に何ら影響を与えない。

さらに、第２Ｄ図に示すように、絶縁膜１６の表面上お
よび開口部１２の内表面上にポリシリコンをＣＶＤ法な
どを用いて堆積する。そして、このポリシリコン層をそ
の終端部が絶縁膜１６の平坦な表面上で形成されるよう
にパターニングする。

このポリシリコン層がキャパシタ１４の下部電極８を構
成する。下部電極８は絶縁膜１６の開口部１２の底部で
導電膜１５と接続される。この構造によってトランスフ
ァゲート用トランジスタ１３の不純物拡散領域５ａとキ
ャパシタ１４の下部電極８とが導電膜１５を介してコン
タクトされる。

次に、上部電極８の表面上などにシリコン窒化膜あるい
はシリコン酸化膜などの誘電体層１０を形成し、さらに
その上にポリシリコン層を堆積する。

そして、これらをエツチング法を用いてパターニングし
、キャパシタ１４の誘電体層１０と上部電極１１とを形
成する。以上の工程により、ＤＲＡＭのメモリセルを構
成するトランスファゲート用トランジスタ１３とキャパ
シタ１４とが形成される。

第３図は、本発明の第２の実施例であるＤＲＡＭのメモ
リセルの断面構造を示している。本実施例においては、
絶縁膜１６中に形成される開口部１２の開口領域が、ト
ランスファゲート用トランジスタ１３の不純物拡散領域
５ａの拡散領域より広く形成されている。このように、
広い導電膜１５を介在させることによって開口部１２の
開口領域を広く形成し、これによってキャパシタ１４の
容量接合領域が絶縁膜１６の開口部１２の縦方向および
横方向にわたって長く延びた形状を確保することができ
る。そして、このような形状によってキャパシタ１４の
容量をさらに増加させることが可能となる。

さらに、第４図は、本発明の第３の実施例であるＤＲＡ
Ｍのメモリセルの断面構造図を示している。本実施例は
、メモリセルの各々の素子分離構造として、トランジス
タ構造を利用した、いわゆるフィールドシールド分離構
造を用いたメモリセルに本発明を適用した例を示してい
る。このように、素子分離領域の縮小化が可能なフィー
ルドシールド分離方式と本発明とを組合わせることによ
り、さらにメモリセル構造の微細化を実現することがで
きる。

なお、上記実施例においては、キャパシタ１４を構成す
る下部電極８および上部電極１１はポリシリコンで構成
される場合について説明したが、これに限定されること
なく、たとえばアルミニウムや高融点金属などの金属膜
を用いても構わない。

また、上記実施例においては、キャパシタ１４の形状は
第１図ないし第４図に示されたものに限定されるもので
はなく、たとえば絶縁膜１６の表面上でさらに折曲げた
ような形状あるいはさらに段差を構成するような形状な
どを用いても構わない。

さらに、上記実施例においては、導電膜１５としてポリ
シリコンを用いた場合について説明したが、これに限定
されることなく、導電性を有する材料であれば他のもの
であっても構わない。

［発明の効果］ 以上のように、本発明は、半導体記憶装置の単位記憶回
路を構成するスイッチング素子の表面上に、平坦な表面
と開口部を有する厚い絶縁膜を形成し、この平坦な表面
と開口部の内表面とを利用してこの領域に信号保持用受
動素子を形成している。そして、この平坦な絶縁膜表面
で信号保持用受動素子の積層構造がバターニングされる
ことにより信号保持用受動素子を構成する導電材料の一
部が素子表面の不要領域に残存し、リークなどの誤動作
要因となるのを防止することが可能となった。さらに、
スイッチング素子の不純物領域と信号保持用受動素子の
電極層とのコンタクトを不純物領域より広い面積を有す
る導電膜を介して行なうように構成したので、不純物領
域の拡散幅を信号保持用受動素子の製造上の制約から独
立させることが可能となり、これによって不純物領域の
縮小化が可能となり、さらに全体として半導体記憶装置
の高集積化を実現することが可能となった。

【図面の簡単な説明】

第１図は、本発明の第１の実施例によるＤＲＡＭのメモ
リセルの断面構造図である。第２Ａ図、第２Ｂ図、第２
Ｃ図および第２Ｄ図は、上記第１の実施例のメモリセル
の断面構造をその製造工程順に示した製造工程図である
。第３図は、本発明の第２の実施例によるＤＲＡＭのメ
モリセルの断面構造図である。第４図は、本発明の第３
の実施例によるＤＲＡＭのメモリセルの断面構造図であ
る。 第５図は、従来の一般的なりＲＡＭの構成を示すブロッ
ク図である。第６図は、第５図のＤＲＡＭのメモリセル
アレイの一部を示す等価回路図である。第７図は、第６
図の等価回路図に示したメモリセルアレイの平面構造図
である。第８Ａ図、第８Ｂ図、第８Ｃ図、および第８Ｄ
図は、従来のＤＲＡＭのメモリセルの断面構造をその製
造工程順に示した製造工程図である。第９Ａ図および第
９Ｂ図は、従来のＤＲＡＭの他の例を示すメモリセルの
断面構造を主な製造工程のみ示した製造工程図である。 図において、４はゲート電極、５ａ、５ｂは不純物拡散
領域、６．１６は絶縁膜、１２は絶縁膜の開口部、１３
はトランスファゲート用トランジスタ、１４はキャパシ
タ、１５は導電膜を示している。 なお、図中同一符号は同一または相当部分を示す。 代 理 人 人前 増 雄 第２Ｃ図 第２Ｄ図 第１ 図 第２Ｂ図 ａ 第６図 第 図 第８Ａ図

Claims (1)

1. 【特許請求の範囲】 半導体基板中に間を隔てて形成された２つの不純物領域
   と、前記２つの不純物領域の間に位置し前記半導体基板
   の表面上に形成された第１導電層とを含むスイッチング
   素子と、 前記スイッチング素子の前記不純物領域のいずれか一方
   に接続された第１電極層と、前記第１電極層に接して形
   成された誘電膜と、前記誘電膜に接して形成された第２
   電極層とを含む信号保持用受動素子とからなる単位記憶
   回路を複数個配列して形成した記憶領域を含む半導体記
   憶装置において、 前記スイッチング素子が形成された前記半導体基板表面
   上に、平坦化された表面と選択的に形成された凹部とを
   有する絶縁膜が形成されており、前記信号保持用受動素
   子は、前記絶縁膜の表面と凹部の内部とに形成されてお
   り、 前記信号保持用受動素子の前記第１電極層は、少なくと
   もその一部が前記スイッチング素子の一方側の不純物領
   域上に形成された導電膜を介して前記一方側の不純物領
   域に接続されていることを特徴とする、半導体記憶装置
   。