JPS6325743A - Evaluation system for microprogram - Google Patents
Evaluation system for microprogramInfo
- Publication number
- JPS6325743A JPS6325743A JP61169985A JP16998586A JPS6325743A JP S6325743 A JPS6325743 A JP S6325743A JP 61169985 A JP61169985 A JP 61169985A JP 16998586 A JP16998586 A JP 16998586A JP S6325743 A JPS6325743 A JP S6325743A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- error correction
- correction code
- memory circuit
- code section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 title claims description 22
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はマイクロプログラムの評価に関し、特にエラー
訂正コード部を備え九マイクロプログラムの評価に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to the evaluation of microprograms, and more particularly to the evaluation of nine microprograms equipped with an error correction code section.
(従来の技術)
従来、この種のマイクロプログラムの評価は、評価プロ
グラムを実行させるだけで行っていたため、機械語レベ
ルの評価は進んでいたが、マイクロプログラムレベルで
は各マイクロプログラムを何回通過したのかを評価する
ことは進んでいなかった。(Conventional technology) Conventionally, evaluation of this type of microprogram was performed simply by running the evaluation program, so evaluation at the machine language level was progressing, but at the microprogram level, it was difficult to evaluate the number of times each microprogram was passed. No progress has been made in evaluating whether
(発明が解決しようとする問題点)
上述し之従来のマイクロプログラム評価方式では、機械
語レベルの評価プログラムを実行させるだけであり、す
べてのマイクロプログラムを満足できるほど評価できる
ものではなかつ念。(Problems to be Solved by the Invention) The conventional microprogram evaluation method described above only executes a machine language level evaluation program, and it is important to note that it is not possible to satisfactorily evaluate all microprograms.
従って、マイクロプログラムを評価してから、マイクロ
プログラム?搭載した装置uk出荷した後、−度も評価
されていないためにバグがマイクロプログラムから発見
されることがあった。Therefore, after evaluating the microprogram, the microprogram? After the installed device was shipped to the UK, bugs were sometimes discovered in the microprogram because it had not been evaluated.
本発明の目的は、評価モード時にエラー訂正コード全備
えたマイクロプログラム?読出してエラー訂正コード部
が最大値に至るまでカウントアツプした後、マイクロプ
ログラムの記憶回路のエラー訂正コード部に書込んでお
き、評価を終了した後、サービスプロセサにより記憶回
路の内容を読出してエラー訂正コード部の直上判定する
ことによって上記欠点を除去し、マイクロプログラムの
バグ全完全に評価できるように構成したマイクロプログ
ラム評洒方式全提供することにある。Is the purpose of the present invention a microprogram that is equipped with all error correction codes in evaluation mode? After reading and counting up the error correction code section until it reaches the maximum value, it is written to the error correction code section of the memory circuit of the microprogram.After completing the evaluation, the service processor reads out the contents of the memory circuit and detects the error. It is an object of the present invention to provide a microprogram evaluation method that eliminates the above-mentioned drawbacks and completely evaluates all bugs in a microprogram by determining directly above the correction code section.
(問題点ケ解決するための手段)
本発明によるマイクロプログラム評価方式は記憶回路と
、アドレスレジスタと、コマ7 )−レジスタと、フリ
ップフロッグと、ANDゲートと、カウンタと、サービ
スプロセサと?具備して構成したものである。(Means for Solving Problems) The microprogram evaluation method according to the present invention includes a memory circuit, an address register, and a frame 7) - a register, a flip-flop, an AND gate, a counter, and a service processor. It is constructed with the following features.
記憶回路は、エラー訂正コード部全有するマイクロプロ
グラム全格納するためのものである。The memory circuit is for storing the entire microprogram including the entire error correction code section.
アドレスレジスタは記憶回路のアドレスを格納する定め
のものであり、コマンドレジスタは記憶回路から出力さ
れるコマンド?格納するためのものである。The address register is a device that stores the address of the memory circuit, and the command register is a command that is output from the memory circuit. It is for storing.
フリップフロッグは記憶回路のエラー訂正コード部をリ
セットするためのものであジ、ANDゲ−H−jフリッ
プフロップのリセット後にマイクロプログラムの実行?
評価モードにするためのものである。The flip-flop is for resetting the error correction code part of the memory circuit.Is the microprogram executed after resetting the AND game H-j flip-flop?
This is for setting the evaluation mode.
カウンタは評価モード時にコマンドを記惟装置からコマ
ンドレジスタへ読出し、エラー訂正コード部kA大値に
なるまでカウントアツプし1、記憶回路のエラー訂正コ
ード部へ書込むためのものである。The counter is used to read commands from the storage device to the command register in the evaluation mode, count up until the error correction code section kA reaches a large value, and then write the command to the error correction code section of the storage circuit.
サービスプロセサは評価の終了後に、記憶回路の内容に
!出してエラー訂正コード部の値全判定するためのもの
である。After the service processor completes the evaluation, the contents of the memory circuit! This is for determining all the values in the error correction code section.
(実 施 例) 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第1図は、本発明によるマイクロプログラム評価方式を
実現する一実施例を示すブロック図である。第1図にお
いて、10はサービスプロセサ、11はマイクロプログ
ラム制御装置である。マイクロプログラム制御装置’l
llにおいて、1はマイクロプログラムの記憶回路、2
は記憶回路1のアドレスレジスタ、3は記憶回路1の出
カケ保持するためのマイクロプログラム用コマンドレジ
スタ、4はマイクロプログラム制御装置11に対してサ
ービスプロセサ10からマイクロプログラム評価モード
?指定するためのフリップフロッグ、5はコマンドレジ
スタ3にセットされたマイクロプログラムのエラー訂正
コードW15を最大値になるまでカウントアツプさせる
ためのカウンタ、6は記憶回路1のエラー訂正コード部
?書替えるために、記憶回路1のj、M込ミパルス?フ
リップフロップ4の出力によって有効化する九めのAN
Dゲートである。FIG. 1 is a block diagram showing an embodiment of the microprogram evaluation method according to the present invention. In FIG. 1, 10 is a service processor, and 11 is a microprogram control device. microprogram controller'l
In ll, 1 is a microprogram storage circuit, 2
is an address register of the memory circuit 1, 3 is a microprogram command register for holding the output of the memory circuit 1, and 4 is a command register for microprogram evaluation mode from the service processor 10 to the microprogram control device 11. 5 is a counter for counting up the error correction code W15 of the microprogram set in the command register 3 until it reaches the maximum value; 6 is an error correction code section of the storage circuit 1; In order to rewrite, j and M of memory circuit 1 are included. Ninth AN enabled by the output of flip-flop 4
This is the D gate.
第2図は、第1図に示す装置の動作を説明するタイミン
グ図である。FIG. 2 is a timing diagram illustrating the operation of the device shown in FIG. 1.
以下、第2図全参照して第1図の動作を説明する。The operation of FIG. 1 will be explained below with full reference to FIG. 2.
第1マシンサイクルの第3相では、マイクロプログラム
アドレスaがアドレスレジスタ2にセットされる。第2
マシンサイクルの第1相では記憶回路lの内容が読出さ
れ、コマンドレジスタ3にマイクロプログラムコマンド
Aとしてセットされる。第2マシンサイクルの第2相で
はコマンドレジスタ3にセットされたマイクロプログラ
ムコマンドAのエラー訂正コード部のカウント値がカウ
ンタ5全通ってカウントアツプされ、記憶回路1のエラ
ー訂正コード部に書込まれる。マイクロプログラムコマ
ンドAの次のアドレスbが、第2マシンサイクルの第3
相でアドレスレジスタ2にセットされる。このようにし
てマイクロプログラムが実行されると、エラー訂正コー
ド部にマイクロプログラムの実行回数が書込まれる。In the third phase of the first machine cycle, microprogram address a is set in address register 2. Second
In the first phase of the machine cycle, the contents of the memory circuit I are read out and set in the command register 3 as a microprogram command A. In the second phase of the second machine cycle, the count value of the error correction code section of the microprogram command A set in the command register 3 is counted up through the counter 5 and written into the error correction code section of the memory circuit 1. . The next address b of microprogram command A is the third address of the second machine cycle.
It is set in address register 2 in phase. When the microprogram is executed in this manner, the number of executions of the microprogram is written in the error correction code section.
評価プログラムの走行後、データ信号線1゜O全通して
サービスプロセサ10によって記憶回路1の内容を読出
し、マイクロプログラムのエラー訂正コード部の実行回
数を判定する。After the evaluation program has run, the contents of the memory circuit 1 are read out by the service processor 10 through the entire data signal line 1°, and the number of executions of the error correction code portion of the microprogram is determined.
上記の分類をすることKより、評価の少ないマイクロプ
ログラム全見つけることができる。By doing the above classification, you can find all microprograms with low evaluations.
(発明の効果)
以上説明し友ように不発明は、評価モード時にエラー訂
正コードを備えたマイクロプログラム″It読出してエ
ラー訂正コード部が最大値に至るまでカウントアツプし
た後、マイクロプログラムの記憶回路のエラー訂正コー
ド部に曹込んでおき、評価を終了した後、サービスプロ
セサにより記憶回路の内容を読出してエラー訂正コード
部の値を判定することによって、マイクロプログラムの
エラー訂正コード部によって実行回数を示すことができ
るので、マイクロプログラムの未評価部分を容易に知る
ごとができると云う効果がある。(Effects of the Invention) As explained above, the inventive feature is that in the evaluation mode, after reading out the microprogram "It" with an error correction code and counting up the error correction code section until it reaches the maximum value, the microprogram storage circuit After the evaluation is completed, the service processor reads the contents of the memory circuit and determines the value of the error correction code section, thereby calculating the number of executions using the error correction code section of the microprogram. This has the effect that unevaluated parts of a microprogram can be easily known.
第1図は、不発明によるマイクロプログラム評価方式を
実現する一実施例を示すブロック図である。
第2図は、第1図の動作全示すタイミング図である。
1・・・記憶回路 2・・・アドレスレジスタ3・・
・コマンドレジスタ
4・・・フリップフロップ 5・・・カウンタ6・・
・ANDゲート
10・・・サービスプロセサ
11・・・マイクロプログラム制御装置100・・・信
号線FIG. 1 is a block diagram showing an embodiment of the microprogram evaluation method according to the invention. FIG. 2 is a timing diagram showing the entire operation of FIG. 1. 1...Memory circuit 2...Address register 3...
・Command register 4...Flip-flop 5...Counter 6...
・AND gate 10...Service processor 11...Microprogram control device 100...Signal line
Claims (1)
するための記憶回路と、前記記憶回路のアドレスを格納
するためのアドレスレジスタと、前記記憶回路から出力
されるコマンドを格納するためのコマンドレジスタと、
前記記憶回路のエラー訂正コード部をリセットするため
のフリップフロップと、前記フリップフロップのリセッ
ト後に前記マイクロプログラムの実行を評価モードにす
るためのANDゲートと、前記評価モード時に前記コマ
ンドを前記記憶装置から前記コマンドレジスタへ読出し
、前記エラー訂正コード部を最大値になるまでカウント
アップして前記記憶回路の前記エラー訂正コード部に書
込むためのカウンタと、前記評価の終了後に、前記記憶
回路の内容を読出して前記エラー訂正コード部の値を判
定するためのサービスプロセサとを具備して構成したこ
とを特徴とするマイクロプログラム評価方式。a memory circuit for storing a microprogram having an error correction code section; an address register for storing an address of the memory circuit; and a command register for storing a command output from the memory circuit;
a flip-flop for resetting the error correction code section of the memory circuit; an AND gate for putting the execution of the microprogram into evaluation mode after resetting the flip-flop; a counter for reading to the command register, counting up the error correction code section until it reaches a maximum value, and writing it to the error correction code section of the storage circuit; and after the completion of the evaluation, the contents of the storage circuit are A microprogram evaluation method comprising: a service processor for reading and determining the value of the error correction code section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169985A JPS6325743A (en) | 1986-07-18 | 1986-07-18 | Evaluation system for microprogram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169985A JPS6325743A (en) | 1986-07-18 | 1986-07-18 | Evaluation system for microprogram |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6325743A true JPS6325743A (en) | 1988-02-03 |
Family
ID=15896459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61169985A Pending JPS6325743A (en) | 1986-07-18 | 1986-07-18 | Evaluation system for microprogram |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6325743A (en) |
-
1986
- 1986-07-18 JP JP61169985A patent/JPS6325743A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112328305B (en) | An eye diagram testing method, device, electronic device and readable storage medium | |
| JPH03204737A (en) | Debug circuit of signal processing processor | |
| CN110765008A (en) | A data processing method and device | |
| JP2731047B2 (en) | Program operand check method | |
| JPS60262251A (en) | Backup device for development of microprocessor | |
| CN116089316B (en) | Kernel driving data debugging method based on dynamic breakpoint | |
| JPS6142301B2 (en) | ||
| JPS62290944A (en) | Evaluation system for microprogram | |
| CN121934894A (en) | Tracking data generation method and device and electronic equipment | |
| JPS58181159A (en) | Storage circuit of state history | |
| CN115309596A (en) | Read-write test method and device for universal device, computer equipment and storage medium | |
| JPH0716189Y2 (en) | Break circuit | |
| JPS63249206A (en) | Programmable controller | |
| JPH01166144A (en) | Debugging system for firmware program | |
| JPH0399342A (en) | Control system for program event recording | |
| JPS59160896A (en) | Memory error detection/correction method | |
| JPH04332045A (en) | Arithmetic processor | |
| JP2000353359A (en) | Storage device initializing method | |
| JPH03266139A (en) | Program debugging system | |
| EP1221096A1 (en) | Method and apparatus for modifying microinstructions in a static memory device | |
| JPH0314148A (en) | Program destruction detection device | |
| JPH05241821A (en) | Data processor | |
| JPH04328644A (en) | Debug back-up device | |
| JPS59218554A (en) | Microprogram control device | |
| JPH01106237A (en) | Program debugging system |