JPH02216571A - 順序回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は出力が現在の入力と過去の入力で決まる順序
回路に関するものである。

〔従来の技術〕

第９図、第１０図は例えば１９８３年日本ディジタルイ
クイップメントー発行の刊行物「ディジタルロジック入
門テキストフリップフロップとタイミング回路」のＰ１
９〜Ｐ２１に示された従来のクロックドＳＲフリップフ
ロップの論理記号とそのタイミングダイアダラムである
。第９図はりロフクドＳＲフリンプフロツプの論理記号
で、Ｓ（セット）、Ｃ（クロック）、Ｒ（リセット）と
いう３つの入力、′ｌ″と０′という出力があす入力で
あるクロックパルスの立上がりにより状態が決まる。第
１０図は上記フリップフロップのタイミングダイアダラ
ムである。

次に第９図のクロックドＳＲフリンプフロツブの動作を
第１θ図のタイミングダイアダラムを用いて説明する。

クロックドＳＲフーリツプフロツプの最初の状態はリセ
ット状態である（ａの点）。

１番目と２番口のクロックパルスが与えられた時、入力
Ｓと入力ＲはどちらもＯの状態である。従って、フリッ
プフロップの状態は変化せず、リセット状態に保たれる
。３番目のクロックパルスの立上がりが与えられると、
入力Ｓは”１°なのでフリップフロップはセット状態に
変化する。その後４番目のクロックパルスが与えられる
と入力Ｓが”０”で入力Ｒが１′″なのでフリップフロ
ップはリセット状態に戻る。６番目のクロックパルスが
立上がる直線まで、このフリップフロップはリセット状
態のまま保たれる。６番目のクロックパルスの立上がり
が与えられるとフリップフロップはセット状態に変化す
る。７番目のクロックパルスの立上がりが与えられると
入力Ｓと入力Ｒがどちらも”１”　（ｂの点）なのでこ
のフリ７プフロツプは不安定状態になる。この不安定状
態（入力Ｓと入力Ｒがどちらも１１″の状態）の間フリ
ップフロップの出力”１″と”Ｏ″はどちらもゝｌ”に
なる。

〔発明が解決しようとする課題］ 従来の順序回路は以上のように動作するため人力Ｓと入
力Ｒに”１”を与えると不安定状態になり、出力”１″
と”０′がどちらも１′となり人力Ｓと入力Ｒのどちら
が入力されたか記憶することが出来ない、また、２つの
入力ＳとＲとがどちらも０の場合と入力Ｒが１″の場合
との状態が同じなため、入力Ｒが与えられたのか、判断
することが出来ないなどの課題があった。

この発明は上記のような！ｉｌｌを解決するためになさ
れたもので、２つの入力がどちらも′１”となった場合
にも安定に入力を記憶し、また２つの入力のどちらか一
方に”１”が与えられた場合にもそれを記憶することが
出来る順序回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る順序回路は、入力であるクロックパルス
の立上がりまたは１″に同期して状態が決まるフリップ
フロップとクロックパルスの立下め（りまたは０に同期
して状態が決まるフリップフロップと上記クロックパル
スに非同期に状態が決まるフリップフロップとにより構
成したものである。

〔作　用〕

この発明の順序回路においては、クロックパルス入力に
同期した２種類のフリ７プフロツプの内クロックパルス
の立上がりに同期したフリップフロップは１つの入力を
記憶しクロックパルスの立下がりに同期したフリップフ
ロップは左記入力以外のもう一方の入力を記憶する。上
記クロックパルス入力に非同期のフリップフロップは上
記２種類のフリップフロップによって記憶された２つの
入力のどちらか一方を記憶する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において＋１）は入力であるクロックパルスの立上が
りに同期して状態が決まるクロックドＳＲフリップフロ
フブからなる第１のフリ７プフロツプで、入力にＳｌ（
セット）、Ｒ１（リセフ１−）、Ｃ−１（クロック）、
出力にＱｌというラベルを設けている。＋２）は入力で
あるクロックパルスの立下がりに同期して状態が決まる
クロックドＳＲフリップフロフブからなる第２のフリッ
プフロップで入力に３２（セント）　Ｒ２（リセット）
Ｃ２（クロック）、出力に０２というラベルを設けてい
る。（３）は上記第１及び第２のフリップフロップ（１
１，１２１の出力Ｑｌ、Ｑ２を入力とするＳＲフリンブ
フロソブからなる第３のフリップフロップで入力にＳ（
セット）、Ｒ（リセット）、出力に１１”　′Ｏ”とい
うラベルを設けている。第４図は上記第１〜第３のフリ
ップフロップｔｌ）、　（２１（３）によって構成され
た順序回路のタイミングダイアグラムである。

次に第１図の順序回路の動作を第２図のタイミングダイ
アグラムを用いて説明する。最初の状態はリセット状態
で出力′ｌ“と°０”は′１“である、（ａの点）、１
番目と２番目のクロックパルスが与えられた時、第１の
フリップフロップ＋１１の入力３１．Ｒ１，第２のフリ
ップフロップ（２）の人力３２．Ｒ２はＯの状態である
。従って、出力°１″と１０１は変化せずリセット状態
に保たれる。３番目のクロックパルスの立上がりが与え
られると第１のフリップフロップ（１１の入力ｓ１は１
”の状態であるので、第１のフリップフロップ“１”は
セント状態となり出力Ｑ１は１１′″に変化する。出力
Ｑ１は第３のフリップフロップ（３）の入力Ｓに与えら
れ、第３のフリップフロップ（３）はセント状態となり
出力９１°は０に変化する＜３１セント）、この時出力
”０°は”ｌｏの状態を保つ、その後、３番目のクロッ
クパルスの立下がりが与えられると第２のフリップフロ
ップ（２）の入力Ｓ２．Ｒ２は１３の状態であるので、
第２のフリップフロップ（２）は不安定状態となり、出
力Ｑ２は”１”に変化する。出力Ｑ２はフリップフロッ
プ（３）の入力Ｒに与えられるが、第３のフリップフロ
ップ（３）はセット状態（”１”−〇）のため、第２の
フリップフロップ（２）の出力Ｑ２は受けつけられず、
第３のフリップフロップ（３）はセント状態に保たれる
。４番目のクロックパルスの立上がりが与えられると第
１のフリップフロップ（１）の入力Ｓ１は”Ｏ”、入力
Ｒ１は１１”なので、第１のフリップフロップ（１１は
リセット状態となり出力Ｑ１は０に変化する。従って、
フリップフロップ（３）の入力Ｓは１０”に変化するの
で、その出力”１”が“１”に変化する。出力”１”が
°１”に変化したことにより第３のフリップフロップ（
３）の出力Ｑ２が受けつけられ第３のフリッププロップ
（３）はリセット状態となり出力”０”が”０“に変化
する（８２セツト）、４番目のクロックパルスの立下が
りが与えられると第２のフリップフロップ（２）の入力
Ｓ２は１”、入力Ｒ２は′０”なので第２のフリップフ
ロップ（２）はセント状態となり、出力Ｑ２は°１′に
保たれる。この時第１のフリップフロップ＋１１はリセ
ット状態に保たれている。従って、第３のフリップフロ
ップ（３）もリセット状態に保たれる。

なお、上記実施例では第１及び第２のフリップフロップ
＋１１．１２１としてクロックドＳＲフリップフロップ
を設けたものを示したが、第３図のように第１及び第２
のフリップフロップ（１）、　＋２）に例えばＤタイプ
フリンプフロップを設は一方のフリップフロップのクロ
ックパルス入力に反転ケントを設けてもよい、また第１
及び第２のフリップフロップ（ｌ）、（２）の入力３１
とＲ２とをＳ２とＲ１とを共通にし第１及び第２のフリ
ップフロップ（１１，（２１をリセット状態にするもの
を示したが、第４図または第５図のように反転ゲートを
通し人力Ｓ１とＲ１とをＳ２とＲ２とを共通にして第１
及び第２のフリップフロップｔｌｌ、＋２１をリセット
するようにしてもよい、なお、第５図の場合、入力の論
理は反転する。あるいは第６図のように第１及び第２の
フリップフロップ（ｌ］ｉ２１の入力Ｓ１．８２両方が
”０”のとき第１及び第２のフリップフロップ（１）。

（２）をリセットするようＮＯＲゲートを設けてもよい
、あるいは、第７図のように第１のフリップフロップ（
１１がセット状“１”１（Ｑｌ−”１°）において人力
３１が０”になった場合に第１のフリ７ブフロンプ（１
）の入力Ｒ１に“１”を与えるようＮＯＲゲートとを設
けてもよい。

また、上記実施例では入力に１゛が与えられると入力が
”０″に変化しても出力はセット状態を保持するものを
示したが、第８図のように第３のフリップフロップ（３
）の出力にＡＮＤゲートを設は入力に同期した出力状態
を得るようにしてもよい。

〔発明の効果〕

以上のようにこの発明によれば、入力回路にクロックパ
ルス入力の立上がりまたは１”に同期するフリ７ブフロ
フブと立下がりまたは°０”に同期するフリップとを設
け、出力回路に上記クロックパルス入力には非同期の第
３のフリソプフロツブを設は構成したので、２つの入力
に°１”が与えられた場合、あるいは２つの入力のどち
らか一方に”１”が与えられた場合にも入力を安定に記
憶することが出来るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による順序回路の回路図、
第２図は第１図の順序回路のタイミングダイアグラム、
第３図〜第８図はそれぞれこの発る。 図において、（ｌ）はクロックパルスの立上がりに同期
する第１のフリップフロップ、（２）はクロックパルス
の立下がりに同期する第２のフリップフロップ、（３）
は第３のフリップフロップ、（４）はＤタイプフリップ
フロップ、（５）は反転ゲート、（６）はＮ。 Ｒゲート、（ηはＡＮＤゲートである。 なお、図中同一符号は同−又は相当部分を示す。 代理人　　　　　大　　岩　　増　　雄第２図 第１図 ＪニオＪの７す・Ｉアフロ・ｙア 第３図 第４図 第５図 第６図 第７図 第８図 第９図

Claims (2)

【特許請求の範囲】
1. （１）出力が現在の入力と過去の入力とで決まる順序回
   路において、入力であるクロックパルスの立ち上がりま
   たは“１”に同期して状態が決まる第１のフリップフロ
   ップと上記クロックパルスの立下がりまたは“０”に同
   期して状態が決まる第２のフリップフロップとを入力回
   路とし、前第１及び第２のフリップフロップの出力を入
   力とする出力回路に上記クロックパルス入力とは非同期
   に状態が決まる第３のフリップフロップを設けたことを
   特徴とする順序回路。
2. （２）出力が現在の入力と過去の入力とで決まる順序回
   路において、入力であるクロックパルスの立上りまたは
   “１”に同期して状態が決まる第１のフリップフロップ
   と上記クロックパルスの立下りまたは“０”に同期して
   状態が決まる第２のフリップフロツプとを有した入力回
   路、及び上記第１及び第２のフリップフロップの出力を
   入力し、上記クロックパルス入力とは非同期に状態が決
   まり、一方が“１”出力の場合に他方が“０”出力とな
   る対をなす出力端子を有する第３のフリップフロップと
   上記第１のフリップフロップの入力と上記一方の出力端
   子の出力とのＡＮＤをとり上記第２のフリップフロップ
   の入力と上記他の出力端子の出力とのＡＮＤをとる対を
   なすＡＮＤゲートとを有した出力回路を備えた順序回路
   。