JPH02216890A - Forming method for pattern - Google Patents
Forming method for patternInfo
- Publication number
- JPH02216890A JPH02216890A JP32301989A JP32301989A JPH02216890A JP H02216890 A JPH02216890 A JP H02216890A JP 32301989 A JP32301989 A JP 32301989A JP 32301989 A JP32301989 A JP 32301989A JP H02216890 A JPH02216890 A JP H02216890A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etching
- substrate
- etched
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000919 ceramic Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 27
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
【発明の詳細な説明】 (産業上の利用分野) この発明はパターン形成方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a pattern forming method.
(従来の技術)
たとえばAn配線パターンをエツチングにより形成する
ことはよく知られている。これはセラミック製の基板の
表面にAQを蒸着又はスパッタにより薄膜に形成し、こ
れをフォトエツチング処理によって、所望のパターンど
おりとする方法である。(Prior Art) For example, it is well known that an An wiring pattern is formed by etching. This is a method in which AQ is formed into a thin film on the surface of a ceramic substrate by vapor deposition or sputtering, and then photoetched to form a desired pattern.
(発明が解決しようとする問題点)
ところで、一般に基板の表面のパターンをエツチングに
よって形成しようとするとき、その端部のパターンを他
の部分のパターンと同時にエツチングによって形成する
場合、端部のパターンは。(Problems to be Solved by the Invention) Generally speaking, when attempting to form a pattern on the surface of a substrate by etching, if the pattern at the end is formed by etching at the same time as the pattern at other parts, the pattern at the end teeth.
中央部のパターンよりもエツチングレートが大きい。The etching rate is higher than the pattern in the center.
その原因として、蒸着又はスパッタにより薄膜を形成す
る場合、基板の端部より中央部の方がより厚く成膜され
る傾向にあること、及び複数の基板を互いに接近させて
配置してエツチングする場合、基板の中央部はその端部
に比較してエツチング液の当接量が少ないことが考えら
れる。The reason for this is that when forming a thin film by vapor deposition or sputtering, the film tends to be thicker at the center of the substrate than at the edges, and when multiple substrates are placed close to each other for etching. It is conceivable that the amount of etching liquid that comes into contact with the central portion of the substrate is smaller than that with the edge portions.
そのため基板上の中央部のパターンが形成されるように
エツチング条件を定めたとすると、端部のパターンが必
要以上にエツチングされてしまい、場合によってはその
パターンが切断してしまうことがある。Therefore, if etching conditions are set so that a pattern is formed at the center of the substrate, the pattern at the edges will be etched more than necessary, and in some cases, the pattern may be cut off.
特に端部に中央部のパターンよりも密のパターンを形成
しようとするときは、その端部におけるパターンの切断
は顕著に発生する。Particularly when attempting to form a pattern at the edges that is denser than the pattern at the center, the pattern is noticeably cut at the edges.
この発明は、基板の表面の端部に、他の部分よりも密な
パターンを、他の部分のパターンと同時にエツチングに
よって形成する場合でも、端部と中央部とにおける両パ
ターンの形成を確実にすることを目的とする。This invention ensures the formation of both patterns at the edges and the center even when a pattern denser than other parts is formed at the edge of the surface of the substrate by etching at the same time as the pattern in other parts. The purpose is to
(問題点を解決するための手段)
この発明は、基板の表面の端部にグレーズ層を設け、こ
のグレーズ層の表面に、基板のセラミック部分に形成さ
れるパターンよりも微細な間隔のパターンをエツチング
によって形成することを特徴とする。(Means for Solving the Problems) This invention provides a glaze layer at the edge of the surface of the substrate, and forms patterns on the surface of the glaze layer with finer intervals than the patterns formed on the ceramic portion of the substrate. It is characterized by being formed by etching.
(作用)
同じエツチング条件でも、セラミック製の基板の表面の
Anをエツチングするときと、その基板上のグレーズ層
の表面のAQをエツチングするときとでは、エツチング
レートが異なる。(Operation) Even under the same etching conditions, the etching rate is different when etching An on the surface of a ceramic substrate and when etching AQ on the surface of the glaze layer on the substrate.
これを具体例をあげて説明すると、厚さ1〜2μmの八
〇については、セラミック製の基板の表面におけるエツ
チングレートは、グレーズ層の表面におけるそれよりも
、約20%大きくなる。To explain this with a specific example, for 80 with a thickness of 1 to 2 μm, the etching rate on the surface of the ceramic substrate is approximately 20% higher than that on the surface of the glaze layer.
第1図はAJIのエツチング速度特性図を示し。FIG. 1 shows an etching rate characteristic diagram of AJI.
厚さ2μmのAlを、リン酸系エツチング液(液温40
℃)でエツチングしたときの、エツチング時間に対する
エツチングされたAQの厚さを示したものである。Al with a thickness of 2 μm was etched with a phosphoric acid-based etching solution (solution temperature: 40
The graph shows the thickness of the etched AQ against the etching time when etching was performed at a temperature of 10.degree.
これからも、セラミック基板上のAQがグレーズ層上の
それよりも、多くエツチングされていることが理解され
る。これはセラミック基板上のAQの表面が凹凸で、エ
ツチング液との当接面積が大きいので、エツチングが速
くすすむことに起因するものと考えられる。It can be seen from this that the AQ on the ceramic substrate is etched more than that on the glaze layer. This is thought to be due to the fact that the surface of AQ on the ceramic substrate is uneven and has a large contact area with the etching solution, so that etching proceeds quickly.
一方セラミック基板上のパターンが同じであっても、基
板の端部よりも中央部分に向かう程、エツチング時間は
増大することは前述した。第2図はAQ配線について端
部からの距離に対するエツチング時間を示す特性図であ
る。On the other hand, as described above, even if the pattern on the ceramic substrate is the same, the etching time increases toward the center of the substrate rather than the edges. FIG. 2 is a characteristic diagram showing the etching time with respect to the distance from the end of the AQ wiring.
エツチング液は前述したものと同じものを使用した。同
じ幅のA1部分をエツチングするのに、端部側では中央
部分よりもエツチング時間は、約20%短くなることが
同図から理解される。The same etching solution as described above was used. It can be seen from the figure that the etching time on the edge side is approximately 20% shorter than on the central portion when etching the A1 portion of the same width.
したがって粗密のパターンが混じり合う場合、表面の端
部に、エツチングレートの小さいグレーズ層を設け、そ
の表面で密のパターンをエツチングすれば、密のパター
ンのエツチングされるAlの量は抑制され、基板の表面
の他の部分における祖のパターンとともに、同時に最適
にエツチングできるようになる。Therefore, when coarse and fine patterns are mixed, if a glaze layer with a small etching rate is provided at the edge of the surface and the fine pattern is etched on that surface, the amount of Al etched in the fine pattern is suppressed, and the amount of Al etched in the fine pattern is suppressed. can be etched optimally at the same time as the original pattern on other parts of the surface.
(実施例) 第3図はこの発明の実施例方法を示すもので。(Example) FIG. 3 shows an embodiment of this invention.
セラミック、たとえばアルミナセララミック製の基板1
の表面にAQ配線パターンをエツチングで形成するのに
、パターン間隔が微細な(密の)配線部2を形成すると
き、その配線部2は、基板1上の端部に予め形成したグ
レーズ層3の表面に形成する。A substrate 1 made of ceramic, for example alumina ceramic
When forming an AQ wiring pattern on the surface of the substrate 1 by etching, and forming a wiring part 2 with fine (dense) pattern spacing, the wiring part 2 is formed using a glaze layer 3 formed in advance on the edge of the substrate 1. Formed on the surface of
具体的には、密の配線部2の形成予定位置である端部に
、予めグレーズ層3を形成しておき、ついで基板lの表
面(グレーズ層3の表面も含む。)にAjlの薄膜を形
成してから、フォトエツチングにより配線部2を、パタ
ーン間隔が粗の配線部4と同時に形成すればよい。Specifically, a glaze layer 3 is formed in advance at the end where the dense wiring portion 2 is planned to be formed, and then a thin film of Ajl is formed on the surface of the substrate l (including the surface of the glaze layer 3). After forming, the wiring portion 2 may be formed simultaneously with the wiring portion 4 having a coarse pattern interval by photo-etching.
配線部2におけるエツチング量は、配線部4のそれより
少ないので、配線部2が所定の線幅にエツチングされる
頃には、配線部4も所定の線幅にエツチングされるよう
になり、したがって両配線部2.4は最適にエツチング
されることになる。Since the amount of etching in the wiring part 2 is smaller than that in the wiring part 4, by the time the wiring part 2 is etched to a predetermined line width, the wiring part 4 is also etched to a predetermined line width. Both wiring sections 2.4 are etched optimally.
なおここに使用できるグレーズ層としては、その組成が
、Sin、 、 NgO,、Zr、 Oa系のものが好
適である。また以上の説明はパターンの形成対象として
AQの場合について説明したが、Cu、Auなどについ
ても同様の効果が得られることが確認されている。The glaze layer that can be used here preferably has a composition of Sin, NgO, Zr, or Oa. Furthermore, although the above description has been made regarding the case of AQ as the pattern formation target, it has been confirmed that similar effects can be obtained with Cu, Au, and the like.
(発明の効果)
以上詳述したようにこの発明によれば、基板表面に粗密
の混じり合うパターンを同時にエツチングによって形成
する場合、基板表面の端部にグレーズ層を設け、その表
面に密のパターンをエッチングによって形成するように
したので、基板表面の他の部分に設ける粗のパターンと
ともに、同時にかつ最適にエツチングできる効果を奏す
る。(Effects of the Invention) As detailed above, according to the present invention, when forming a mixed pattern of coarse and dense patterns on the substrate surface by etching at the same time, a glaze layer is provided at the edge of the substrate surface, and a dense pattern is formed on the surface. Since the pattern is formed by etching, it is possible to perform etching simultaneously and optimally with the coarse pattern formed on other parts of the substrate surface.
第1図、第2図はエツチング速度を示す特性図。
第3図はこの発明の実施例方法を説明するための基板の
平面図である。FIGS. 1 and 2 are characteristic diagrams showing etching speed. FIG. 3 is a plan view of a substrate for explaining the embodiment method of the present invention.
Claims (1)
じり合うパターンをエッチングによって同時に形成する
方法において、 前記基板の表面の端部にグレーズ層を設け、前記グレー
ズ層の表面に、前記基板のセラミック部分に形成される
パターンよりも微細な間隔のパターンをエッチングによ
って形成することを特徴とするパターン形成方法。[Claims] A method for simultaneously forming, by etching, on the surface of a ceramic substrate a pattern in which the pattern spacing is mixed, the method comprising: providing a glaze layer at an end of the surface of the substrate; A pattern forming method characterized by forming, by etching, a pattern with finer intervals than the pattern formed on the ceramic portion of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32301989A JPH02216890A (en) | 1984-04-28 | 1989-12-13 | Forming method for pattern |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8757484A JPS60231386A (en) | 1984-04-28 | 1984-04-28 | Method of forming pattern |
| JP32301989A JPH02216890A (en) | 1984-04-28 | 1989-12-13 | Forming method for pattern |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8757484A Division JPS60231386A (en) | 1984-04-28 | 1984-04-28 | Method of forming pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02216890A true JPH02216890A (en) | 1990-08-29 |
| JPH0432557B2 JPH0432557B2 (en) | 1992-05-29 |
Family
ID=26428828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32301989A Granted JPH02216890A (en) | 1984-04-28 | 1989-12-13 | Forming method for pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216890A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231386A (en) * | 1984-04-28 | 1985-11-16 | ロ−ム株式会社 | Method of forming pattern |
-
1989
- 1989-12-13 JP JP32301989A patent/JPH02216890A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231386A (en) * | 1984-04-28 | 1985-11-16 | ロ−ム株式会社 | Method of forming pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0432557B2 (en) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1595635A (en) | Method or process for etching holes | |
| US4481071A (en) | Process of lift off of material | |
| JPH02216890A (en) | Forming method for pattern | |
| JPH0231872B2 (en) | ||
| JPS5898942A (en) | Forming method for ultrafine pattern | |
| JPS59141222A (en) | Manufacture of semiconductor device | |
| JPS5820157B2 (en) | How to form a circuit board | |
| JPH04307958A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPS54161285A (en) | Manufacture of semiconductor device | |
| JPH03156928A (en) | Manufacture of semiconductor device | |
| JPH023926A (en) | Forming method of wiring | |
| JPS59106122A (en) | Manufacture of semiconductor device | |
| JP2740292B2 (en) | Method for manufacturing semiconductor device | |
| JPH0733568B2 (en) | Thin film formation method | |
| JPH06237136A (en) | Manufacture of electronic component | |
| JPS60182746A (en) | Manufacture of semiconductor device | |
| JPH02231722A (en) | Wiring pattern forming method | |
| JPS6286714A (en) | Forming method for electrode of semiconductor device | |
| JPH01298740A (en) | Semiconductor device | |
| JPH04318932A (en) | Forming method of metallic pattern | |
| JPS61214430A (en) | Manufacture of semiconductor device | |
| JPS63133647A (en) | Manufacture of semiconductor device | |
| JPS63164338A (en) | Manufacture of semiconductor device | |
| JPS5620164A (en) | Formation of metallic film pattern | |
| JPS6064435A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |