JPH02216890A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH02216890A JPH02216890A JP32301989A JP32301989A JPH02216890A JP H02216890 A JPH02216890 A JP H02216890A JP 32301989 A JP32301989 A JP 32301989A JP 32301989 A JP32301989 A JP 32301989A JP H02216890 A JPH02216890 A JP H02216890A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etching
- substrate
- etched
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000919 ceramic Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 27
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はパターン形成方法に関する。
（従来の技術）
たとえばＡｎ配線パターンをエツチングにより形成する
ことはよく知られている。これはセラミック製の基板の
表面にＡＱを蒸着又はスパッタにより薄膜に形成し、こ
れをフォトエツチング処理によって、所望のパターンど
おりとする方法である。
ことはよく知られている。これはセラミック製の基板の
表面にＡＱを蒸着又はスパッタにより薄膜に形成し、こ
れをフォトエツチング処理によって、所望のパターンど
おりとする方法である。
（発明が解決しようとする問題点）
ところで、一般に基板の表面のパターンをエツチングに
よって形成しようとするとき、その端部のパターンを他
の部分のパターンと同時にエツチングによって形成する
場合、端部のパターンは。
よって形成しようとするとき、その端部のパターンを他
の部分のパターンと同時にエツチングによって形成する
場合、端部のパターンは。
中央部のパターンよりもエツチングレートが大きい。
その原因として、蒸着又はスパッタにより薄膜を形成す
る場合、基板の端部より中央部の方がより厚く成膜され
る傾向にあること、及び複数の基板を互いに接近させて
配置してエツチングする場合、基板の中央部はその端部
に比較してエツチング液の当接量が少ないことが考えら
れる。
る場合、基板の端部より中央部の方がより厚く成膜され
る傾向にあること、及び複数の基板を互いに接近させて
配置してエツチングする場合、基板の中央部はその端部
に比較してエツチング液の当接量が少ないことが考えら
れる。
そのため基板上の中央部のパターンが形成されるように
エツチング条件を定めたとすると、端部のパターンが必
要以上にエツチングされてしまい、場合によってはその
パターンが切断してしまうことがある。
エツチング条件を定めたとすると、端部のパターンが必
要以上にエツチングされてしまい、場合によってはその
パターンが切断してしまうことがある。
特に端部に中央部のパターンよりも密のパターンを形成
しようとするときは、その端部におけるパターンの切断
は顕著に発生する。
しようとするときは、その端部におけるパターンの切断
は顕著に発生する。
この発明は、基板の表面の端部に、他の部分よりも密な
パターンを、他の部分のパターンと同時にエツチングに
よって形成する場合でも、端部と中央部とにおける両パ
ターンの形成を確実にすることを目的とする。
パターンを、他の部分のパターンと同時にエツチングに
よって形成する場合でも、端部と中央部とにおける両パ
ターンの形成を確実にすることを目的とする。
（問題点を解決するための手段）
この発明は、基板の表面の端部にグレーズ層を設け、こ
のグレーズ層の表面に、基板のセラミック部分に形成さ
れるパターンよりも微細な間隔のパターンをエツチング
によって形成することを特徴とする。
のグレーズ層の表面に、基板のセラミック部分に形成さ
れるパターンよりも微細な間隔のパターンをエツチング
によって形成することを特徴とする。
（作用）
同じエツチング条件でも、セラミック製の基板の表面の
Ａｎをエツチングするときと、その基板上のグレーズ層
の表面のＡＱをエツチングするときとでは、エツチング
レートが異なる。
Ａｎをエツチングするときと、その基板上のグレーズ層
の表面のＡＱをエツチングするときとでは、エツチング
レートが異なる。
これを具体例をあげて説明すると、厚さ１〜２μｍの八
〇については、セラミック製の基板の表面におけるエツ
チングレートは、グレーズ層の表面におけるそれよりも
、約２０％大きくなる。
〇については、セラミック製の基板の表面におけるエツ
チングレートは、グレーズ層の表面におけるそれよりも
、約２０％大きくなる。
第１図はＡＪＩのエツチング速度特性図を示し。
厚さ２μｍのＡｌを、リン酸系エツチング液（液温４０
℃）でエツチングしたときの、エツチング時間に対する
エツチングされたＡＱの厚さを示したものである。
℃）でエツチングしたときの、エツチング時間に対する
エツチングされたＡＱの厚さを示したものである。
これからも、セラミック基板上のＡＱがグレーズ層上の
それよりも、多くエツチングされていることが理解され
る。これはセラミック基板上のＡＱの表面が凹凸で、エ
ツチング液との当接面積が大きいので、エツチングが速
くすすむことに起因するものと考えられる。
それよりも、多くエツチングされていることが理解され
る。これはセラミック基板上のＡＱの表面が凹凸で、エ
ツチング液との当接面積が大きいので、エツチングが速
くすすむことに起因するものと考えられる。
一方セラミック基板上のパターンが同じであっても、基
板の端部よりも中央部分に向かう程、エツチング時間は
増大することは前述した。第２図はＡＱ配線について端
部からの距離に対するエツチング時間を示す特性図であ
る。
板の端部よりも中央部分に向かう程、エツチング時間は
増大することは前述した。第２図はＡＱ配線について端
部からの距離に対するエツチング時間を示す特性図であ
る。
エツチング液は前述したものと同じものを使用した。同
じ幅のＡ１部分をエツチングするのに、端部側では中央
部分よりもエツチング時間は、約２０％短くなることが
同図から理解される。
じ幅のＡ１部分をエツチングするのに、端部側では中央
部分よりもエツチング時間は、約２０％短くなることが
同図から理解される。
したがって粗密のパターンが混じり合う場合、表面の端
部に、エツチングレートの小さいグレーズ層を設け、そ
の表面で密のパターンをエツチングすれば、密のパター
ンのエツチングされるＡｌの量は抑制され、基板の表面
の他の部分における祖のパターンとともに、同時に最適
にエツチングできるようになる。
部に、エツチングレートの小さいグレーズ層を設け、そ
の表面で密のパターンをエツチングすれば、密のパター
ンのエツチングされるＡｌの量は抑制され、基板の表面
の他の部分における祖のパターンとともに、同時に最適
にエツチングできるようになる。
（実施例）
第３図はこの発明の実施例方法を示すもので。
セラミック、たとえばアルミナセララミック製の基板１
の表面にＡＱ配線パターンをエツチングで形成するのに
、パターン間隔が微細な（密の）配線部２を形成すると
き、その配線部２は、基板１上の端部に予め形成したグ
レーズ層３の表面に形成する。
の表面にＡＱ配線パターンをエツチングで形成するのに
、パターン間隔が微細な（密の）配線部２を形成すると
き、その配線部２は、基板１上の端部に予め形成したグ
レーズ層３の表面に形成する。
具体的には、密の配線部２の形成予定位置である端部に
、予めグレーズ層３を形成しておき、ついで基板ｌの表
面（グレーズ層３の表面も含む。）にＡｊｌの薄膜を形
成してから、フォトエツチングにより配線部２を、パタ
ーン間隔が粗の配線部４と同時に形成すればよい。
、予めグレーズ層３を形成しておき、ついで基板ｌの表
面（グレーズ層３の表面も含む。）にＡｊｌの薄膜を形
成してから、フォトエツチングにより配線部２を、パタ
ーン間隔が粗の配線部４と同時に形成すればよい。
配線部２におけるエツチング量は、配線部４のそれより
少ないので、配線部２が所定の線幅にエツチングされる
頃には、配線部４も所定の線幅にエツチングされるよう
になり、したがって両配線部２．４は最適にエツチング
されることになる。
少ないので、配線部２が所定の線幅にエツチングされる
頃には、配線部４も所定の線幅にエツチングされるよう
になり、したがって両配線部２．４は最適にエツチング
されることになる。
なおここに使用できるグレーズ層としては、その組成が
、Ｓｉｎ、 、 ＮｇＯ，、Ｚｒ、 Ｏａ系のものが好
適である。また以上の説明はパターンの形成対象として
ＡＱの場合について説明したが、Ｃｕ、Ａｕなどについ
ても同様の効果が得られることが確認されている。
、Ｓｉｎ、 、 ＮｇＯ，、Ｚｒ、 Ｏａ系のものが好
適である。また以上の説明はパターンの形成対象として
ＡＱの場合について説明したが、Ｃｕ、Ａｕなどについ
ても同様の効果が得られることが確認されている。
（発明の効果）
以上詳述したようにこの発明によれば、基板表面に粗密
の混じり合うパターンを同時にエツチングによって形成
する場合、基板表面の端部にグレーズ層を設け、その表
面に密のパターンをエッチングによって形成するように
したので、基板表面の他の部分に設ける粗のパターンと
ともに、同時にかつ最適にエツチングできる効果を奏す
る。
の混じり合うパターンを同時にエツチングによって形成
する場合、基板表面の端部にグレーズ層を設け、その表
面に密のパターンをエッチングによって形成するように
したので、基板表面の他の部分に設ける粗のパターンと
ともに、同時にかつ最適にエツチングできる効果を奏す
る。
第１図、第２図はエツチング速度を示す特性図。
第３図はこの発明の実施例方法を説明するための基板の
平面図である。
平面図である。
Claims (1)
- 【特許請求の範囲】 セラミック製の基板の表面に、パターン間隔が粗密混
じり合うパターンをエッチングによって同時に形成する
方法において、 前記基板の表面の端部にグレーズ層を設け、前記グレー
ズ層の表面に、前記基板のセラミック部分に形成される
パターンよりも微細な間隔のパターンをエッチングによ
って形成することを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32301989A JPH02216890A (ja) | 1984-04-28 | 1989-12-13 | パターン形成方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8757484A JPS60231386A (ja) | 1984-04-28 | 1984-04-28 | パタ−ン形成方法 |
| JP32301989A JPH02216890A (ja) | 1984-04-28 | 1989-12-13 | パターン形成方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8757484A Division JPS60231386A (ja) | 1984-04-28 | 1984-04-28 | パタ−ン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02216890A true JPH02216890A (ja) | 1990-08-29 |
| JPH0432557B2 JPH0432557B2 (ja) | 1992-05-29 |
Family
ID=26428828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32301989A Granted JPH02216890A (ja) | 1984-04-28 | 1989-12-13 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216890A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231386A (ja) * | 1984-04-28 | 1985-11-16 | ロ−ム株式会社 | パタ−ン形成方法 |
-
1989
- 1989-12-13 JP JP32301989A patent/JPH02216890A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60231386A (ja) * | 1984-04-28 | 1985-11-16 | ロ−ム株式会社 | パタ−ン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0432557B2 (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000014797A3 (en) | Isolation region forming methods | |
| GB1595635A (en) | Method or process for etching holes | |
| US4481071A (en) | Process of lift off of material | |
| GB1537306A (en) | Processing epitaxial layers | |
| JPH02216890A (ja) | パターン形成方法 | |
| JPH0231872B2 (ja) | ||
| JPS5898942A (ja) | 超微細パタ−ンの形成法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPS5820157B2 (ja) | 回路板の形成方法 | |
| JPS61287241A (ja) | 半導体素子の製造方法 | |
| JPH04307958A (ja) | 半導体集積回路装置の製造方法 | |
| JPS54161285A (en) | Manufacture of semiconductor device | |
| JPH0258222A (ja) | パターン形成方法 | |
| JPH03156928A (ja) | 半導体装置及びその製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS59106122A (ja) | 半導体装置の製造方法 | |
| JP2740292B2 (ja) | 半導体素子の製造方法 | |
| JPH0733568B2 (ja) | 薄膜形成法 | |
| JPH06237136A (ja) | 電子部品素子の製造方法 | |
| JPS60182746A (ja) | 半導体装置の製造方法 | |
| JPH02231722A (ja) | 配線パターン形成方法 | |
| JPS6286714A (ja) | 半導体装置の電極の形成方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPH01298740A (ja) | 半導体装置 | |
| JPH04318932A (ja) | 金属パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |