JPH02217012A - 面実装用ノイズフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、面実装基板を使用する電子機器のノイズの
発生を低減する面実装用ノイズフィルタに関するもので
ある。

［従来の技術］ 電子機器の多くは、本体及びこれに接続されるケーブル
等から発生するノイズを低減させるため、その回路の信
号パターン上にフェライトビーズやコンデンサを挿入し
ノイズフィルタを形成してノイズの低減をはかっている
。複数の信号ラインにこのようなノイズフィルタを形成
する場合、パタ−ン設計の効率化と加工性の向上とを目
的とし、フィルタを集積化している。

従来のこの種の面実装用ノイズフィルタとしては第６図
〜第１０図に示す、例えば実開昭６３−１３６４１９号
公報に開示されたものがある。第６図は従来の面実装用
ノイズフィルタの外観の構成を示す斜視図、第７図はそ
の側断面図で、各図において（１ａ）は信号接続用端子
、（１ｂ）は信号用リード、（２ａ）はグランド接続用
端子、（６）はフェライトビーズ、（７）は電極、（８
）は誘電体基板であり、第８図の等価回路に示すように
、フェライトビーズ（６）でインダクタ（９）が形成さ
れ、電極（７）と誘電体基板（８）とでコンデンサ（１
０）が形成されている。

従来の面実装用ノイズフィルタは第６図、第７図に示す
ように構成されており、第８図に示すように電子機器の
信号パターン上に取り付けられることにより、信号に含
まれる不用な高周波成分をフェライトビーズ（６）で形
成されたインダクタ（９）で減衰し、電極（７）と誘電
体基板（８）とで形成されたコンデンサ（１０）でグラ
ンドへバイパスしている。従って電子機器及びこれに接
続されるケーブル等から発生した、信号ラインに混入し
た不要なノイズ成分を除去し、ノイズフィルタ通過後は
必要な信号成分だけが伝達され、ノイズの低減をはかる
ことができる。

［発明が解決しようする課題］ 上記のような従来の面実装用ノイズフィルタは以上のよ
うに、それぞれ単品の部品として構成されたフェライト
ビーズおよび誘電体基板上の電極を、各信号ラインそれ
ぞれ別々に設けているので、面実装基板上の信号ライン
が増加し高密度化するに従って部品点数が多くなり、装
置が大型化して細密な面実装基板に使用することができ
なくなる。

またノイズフィルタを構成する各部品を一つずつ実装し
て製造していく必要があり、製造工程が煩雑で基板上の
占有面積も大きいものになってしまうといった問題があ
る。

更に回路が複雑化することにより、グランド接続用端子
からグランドまでのパターン長が長くなり、第９図の等
価回路で示すようにインダクタンス成分（Ｌ）が形成さ
れてしまい、第１０図に示すように充分なノイズ低減効
果が得られなくなる。

更に場合によってはコンデンサ（１０）とこのインダク
タンス成分（Ｌ）との間で共振回路が形成され、逆にノ
イズを増加させる危険性さえ生じるという問題点があっ
た。

この発明はかかる課題を解決するためになされたもので
、ノイズ低減効果が高く容易に製造でき、且つ基板上の
占有面積も小さくてすむ面実装用ノイズフィルタを得る
ことを目的としている。

［課題を解決するための手段］ この発明にかかる面実装用ノイズフィルタは、各ノイズ
フィルタを構成するコンデンサに複数のチップ型コンデ
ンサを用い、フェライトに各ノイズフィルタに共通なマ
ルチホール型フェライトブロックを用い、複数のチップ
型コンデンサとグランドとを接続するために共通なグラ
ンド用パターンを用いることとした。

［作用］ この発明においては、各ノイズフィルタを構成するコン
デンサに複数のチップ型コンデンサを用い、フェライト
に各ノイズフィルタに共通なマルチホール型フェライト
ブロックを用い、複数のチップ型コンデンサとグランド
とを接続するために共通なグランド用パターンを用いる
こととしたので、接着用モールドを用いてアレイ化し、
１チップにモールド化した単品の部品として構成するこ
とが可能となる。

［実施例］ 以下、この発明の実施例を図面について説明する。第１
図〜第５図は、それぞれこの実施例における面実装用ノ
イズフィルタの構成を示す図で、第１図は斜視図、第２
図は平面図、第３図は正面図、第４図は側面図、第５図
は分解斜視図で、各図において（１ａ）は信号接続用端
子、（１ｂ）は信号用リード、（２ａ）はグランド接続
用端子、（２ｂ）はグランド用パターン、（３）はマル
チホール型フェライトブロック、（４）は接着用モール
ド、（５）はチップ型コンデンサを示す。

この実施例における面実装用ノイズフィルタは第５図に
示すように、グランド用パターン（２ｂ）の上にチップ
型コンデンサ（５）をそれぞれ配置し、信号用リード（
ｌｂ）で直接挟んで電気的に導通させ、信号用リード（
１ｂ）の数だけの穴が開けられているマルチホール型フ
ェライトブロック（３）を、各人に信号用リード（１ｂ
）をそれぞれ貫通させ両側がら接着固定している。

即ちこの発明においては、フェライトブロック（３）を
用いることにより、必要とする信号ライン数（実施例で
は４）回路分のフィルタ回路をアレイ化し、１チップに
モールド化した単品の部品として構成している。従って
グランド用パターン（２ｂ）を最短の長さで内蔵するこ
とができ、複数の信号ラインに実装する場合でもグラン
ド接続用端子（２ａ）を使用して、コンデンサ（５〉と
グランドとを最短で接続でき、有害なインダクタンス成
分の発生を防止して、第８図、第１０図に示すような設
計上のフィルタ効果とほぼ同様なフィルタ効果を得るこ
とができ、信号ライン上のノイズを効果的に低減するこ
とができる。

また全体がモールド化され、一つの部品となっているの
で、電子機器の組立にあたり部品点数を減少させること
ができ、面実装基板へ実装する場合にも占有面積を小さ
く且つ容易に行うことができる。またマルチホール型フ
ェライトブロック（３）とチップ型コンデンサ（５〉を
使用することでノイズフィルタ自身の作成も容易になる
。

なお上記実施例では、フィルタ回路を４回路で構成する
こととしているが、信号ラインの数に合わせて必要数の
回路で構成すればよい。

［発明の効果］ この発明は以上説明したように、各ノイズフィルタを構
成するコンデンサに複数のチップ型コンデンサを用い、
フェライトに各フィルタに共通なマルチホール型フェラ
イトブロックを用い、複数のチップ型コンデンサとグラ
ンドとを接続するために共通なグランド用パターンを用
いることとしたので、容易に製作でき、且つ接着用モー
ルドを用いてアレイ化し、１チップにモールド化した単
品の部品として構成することが可能となり、コンデンサ
とグランドとを最短で接続でき、有害なインダクタンス
成分の発生を防止して、信号ライン上のノイズを効果的
に低減することができると共に、電子機器の組立にあた
り部品点数を減少させ、面実装基板へ実装する場合の占
有面積を小さくでき、且つ実装も容易となる等の効果が
ある。

【図面の簡単な説明】

第１図〜第５図はそれぞれこの発明の一実施例を説明す
るための図、第６図〜第１０図はそれぞれ従来の面実装
用ノイズフィルタを説明するための図。 （１ａ）は信号接続用端子、（１ｂ）は信号用リード、
（２ａ）はグランド接続用端子、（２ｂ）はグランド用
パターン、（３）はマルチホール型フェライトブロック
、（４）は接着用モールド、（５）はチップ型コンデン
サ。 なお、各図中同一符号は同−又は相当部分を示すものと
する。

Claims (1)

1. 【特許請求の範囲】 　コンデンサとフェライトとを組合せて形成したノイズ
   フィルタを複数個集積化し、面実装基板上でノイズフィ
   ルタを必要とする信号ラインそれぞれに上記各ノイズフ
   ィルタをそれぞれ接続して、これら信号ライン上のノイ
   ズの低減を図る面実装用ノイズフィルタにおいて、 上記複数のノイズフィルタを構成するコンデンサとして
   用いられる複数個のチップ型コンデンサと、上記複数個
   のチップ型コンデンサを上面に配置して直接接続しこれ
   らの各チップ型コンデンサとグランドとを電気的に接続
   する一つの共通なグランド用パターンと、上記複数個の
   チップ型コンデンサそれぞれに接続された各信号用リー
   ドを貫通させる複数の穴を有しこれらの穴に各信号用リ
   ードを貫通させて上記各チップ型コンデンサおよび上記
   グランド用パターンと一体化する上記複数のノイズフィ
   ルタに共通なマルチホール型フェライトブロックとを備
   え、 接着用モールドを用いて上記複数個のチップ型コンデン
   サ，上記グランド用パターン，および上記マルチホール
   型フェライトブロックをアレイ化し、１チップにモール
   ド化した単品の部品として構成することを特徴とする面
   実装用ノイズフィルタ。