JPH022174B2 - - Google Patents
Info
- Publication number
- JPH022174B2 JPH022174B2 JP17155182A JP17155182A JPH022174B2 JP H022174 B2 JPH022174 B2 JP H022174B2 JP 17155182 A JP17155182 A JP 17155182A JP 17155182 A JP17155182 A JP 17155182A JP H022174 B2 JPH022174 B2 JP H022174B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- display
- signal
- latch
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、計算機システムにおける割込み制御
方式に関し、特に、相対的に優先度は高いが発生
頻度は低い割込み要求と、優先度は低いが発生頻
度は高い割込み要求との間での調和のとれた割込
み受付けを可能にする優先制御を含む割込み制御
方式に関する。
方式に関し、特に、相対的に優先度は高いが発生
頻度は低い割込み要求と、優先度は低いが発生頻
度は高い割込み要求との間での調和のとれた割込
み受付けを可能にする優先制御を含む割込み制御
方式に関する。
複数のプロセツサを有するシステムにおいて
は、メイン・プロセツサは、通常、複数の走行レ
ベルをもつており、サブ・プロセツサやチヤネル
（デバイス）その他の割込み要因の種類や優先度
によつて、ある割込みの走行レベルが決定され
る。１つの走行レベルに複数の割込み要因が割り
付けられている場合には、割込みの競合が生じ
る。
は、メイン・プロセツサは、通常、複数の走行レ
ベルをもつており、サブ・プロセツサやチヤネル
（デバイス）その他の割込み要因の種類や優先度
によつて、ある割込みの走行レベルが決定され
る。１つの走行レベルに複数の割込み要因が割り
付けられている場合には、割込みの競合が生じ
る。
第１図は、上記した１走行レベルについての割
込み制御回路の従来例を示したものである。図
中、１はメイン・プロセツサ、２はサブ・プロセ
ツサ、３はORゲート、４は割込み制御部、５は
割込み表示ラツチ、６は割込み信号、７は割込み
表示信号、８は制御信号、ａ，ｂ，ｃ，ｄ，……
は割込み要因を表わす。
込み制御回路の従来例を示したものである。図
中、１はメイン・プロセツサ、２はサブ・プロセ
ツサ、３はORゲート、４は割込み制御部、５は
割込み表示ラツチ、６は割込み信号、７は割込み
表示信号、８は制御信号、ａ，ｂ，ｃ，ｄ，……
は割込み要因を表わす。
割込み信号６は、各割込み要因ａ，ｂ，ｃ，
ｄ，……毎に発生され、ORゲート３に集められ
て、いずれかの割込み要因が割込み要求を発生し
たとき、ON信号を割込み制御部４に印加する。
ｄ，……毎に発生され、ORゲート３に集められ
て、いずれかの割込み要因が割込み要求を発生し
たとき、ON信号を割込み制御部４に印加する。
割込み表示信号７は、割込み信号から分岐され
た信号であり、割込み表示ラツチ５を構成する各
ビツトａ，ｂ，ｃ，ｄ，……の対応するものの入
力に酌加される。割込み表示ラツチ５は、たとえ
ばＤタイプのエツジトリガ・フリツプフロツプで
あり、クロツクのたとえばネガテイブエツジ（あ
るいはポジテイブエツジ）のタイミングで、入力
に印加されている割込み表示信号のON／OFF状
態を設定される。
た信号であり、割込み表示ラツチ５を構成する各
ビツトａ，ｂ，ｃ，ｄ，……の対応するものの入
力に酌加される。割込み表示ラツチ５は、たとえ
ばＤタイプのエツジトリガ・フリツプフロツプで
あり、クロツクのたとえばネガテイブエツジ（あ
るいはポジテイブエツジ）のタイミングで、入力
に印加されている割込み表示信号のON／OFF状
態を設定される。
割込み制御部４は、ORゲート３のON出力に
より起動されて、割込み表示ラツチの各ビツトを
チエツクするマイクロプログラム処理を実行す
る。チエツクは優先度の高い割込み要因から優先
度の低い割込み要因へ向う、予め定められたシー
ケンスで行なわれる。これらのマイクロプログラ
ムの実行には、一定の時間が必要である。そのた
め、ある１つの割込み要因が割込み信号を発生
し、割込み制御部４を起動して、自己の割込み表
示ラツチのON状態を認識してもらうまでには、
若干の時間が置かれることになる。
より起動されて、割込み表示ラツチの各ビツトを
チエツクするマイクロプログラム処理を実行す
る。チエツクは優先度の高い割込み要因から優先
度の低い割込み要因へ向う、予め定められたシー
ケンスで行なわれる。これらのマイクロプログラ
ムの実行には、一定の時間が必要である。そのた
め、ある１つの割込み要因が割込み信号を発生
し、割込み制御部４を起動して、自己の割込み表
示ラツチのON状態を認識してもらうまでには、
若干の時間が置かれることになる。
このように、割込み表示ラツチのON状態によ
つて、メイン・プロセツサ１は、サブ・プロセツ
サ２などの割込み要因からのサービス要求を認識
する。しかし、たとえばサブ・プロセツサ２が割
込み信号をONにした後、割込み制御部４がその
割込みを認識するまでの若干の時間に、同一レベ
ルに属する更に優先度の高い他の割込み要因が割
込みを発生した場合には、この優先度の高い割込
み要因に対するサービスが優先されなければなら
ない。しかし、このためには、メイン・プロセツ
サ１は、サブ・プロセツサ２の割込表示信号を認
識するのに先立つて、他の優先度の高い割込み要
因がONになつていないかどうかを常にチエツク
しなければならず、そのような割込みが無い場合
には、その間サブ・プロセツサ２は無駄に待たさ
れたことになる。
つて、メイン・プロセツサ１は、サブ・プロセツ
サ２などの割込み要因からのサービス要求を認識
する。しかし、たとえばサブ・プロセツサ２が割
込み信号をONにした後、割込み制御部４がその
割込みを認識するまでの若干の時間に、同一レベ
ルに属する更に優先度の高い他の割込み要因が割
込みを発生した場合には、この優先度の高い割込
み要因に対するサービスが優先されなければなら
ない。しかし、このためには、メイン・プロセツ
サ１は、サブ・プロセツサ２の割込表示信号を認
識するのに先立つて、他の優先度の高い割込み要
因がONになつていないかどうかを常にチエツク
しなければならず、そのような割込みが無い場合
には、その間サブ・プロセツサ２は無駄に待たさ
れたことになる。
第２図は、上記した従来の割込み要因をチエツ
クするシーケンスの説明図である。図のａ，ｂ，
ｃ，ｄ，……は、各割込み要因別の割込表示信号
の値を表わすビツトであり、ａはサブ・プロセツ
サからの割込み、ｂ，ｃ，ｄ，……はチヤネルそ
の他からの割込みを表わす。サブ・プロセツサか
らメイン・プロセツサへの割込みは、発生頻度は
高いが、比較的短時間で終了する処理要求が多
く、これに対してチヤネル等からの割込みは、発
生頻度は低いが優先度は高く評価される。
クするシーケンスの説明図である。図のａ，ｂ，
ｃ，ｄ，……は、各割込み要因別の割込表示信号
の値を表わすビツトであり、ａはサブ・プロセツ
サからの割込み、ｂ，ｃ，ｄ，……はチヤネルそ
の他からの割込みを表わす。サブ・プロセツサか
らメイン・プロセツサへの割込みは、発生頻度は
高いが、比較的短時間で終了する処理要求が多
く、これに対してチヤネル等からの割込みは、発
生頻度は低いが優先度は高く評価される。
このため、割込み表示ビツトａの検知の前に、
優先度の高いｂ，ｃ，ｄ，……の検知が必要であ
り、図示のＳ→Ｅの順序でのチエツクが行なわれ
る。これは、ｂ，ｃ，ｄ，……の値がいずれも
OFF、すなわち割込みなしであつても実行され
るから、ａのサブ・プロセツサからの割込み受付
けは、常に一定時間以上の遅れをともなつて行な
われることになる。またメイン・プロセツサの処
理効率が低下するという欠点がある。
優先度の高いｂ，ｃ，ｄ，……の検知が必要であ
り、図示のＳ→Ｅの順序でのチエツクが行なわれ
る。これは、ｂ，ｃ，ｄ，……の値がいずれも
OFF、すなわち割込みなしであつても実行され
るから、ａのサブ・プロセツサからの割込み受付
けは、常に一定時間以上の遅れをともなつて行な
われることになる。またメイン・プロセツサの処
理効率が低下するという欠点がある。
本発明の目的は、サブ・プロセツサからの割込
みがあつた場合に、その割込み発生後に、更に優
先度の高い同一レベルへの割込み要因が発生して
いないかどうかをメイン・プロセツサが早く認識
して、優先度の高い割込みがない場合のサブ・プ
ロセツサに対するサービスを早くすることであ
る。
みがあつた場合に、その割込み発生後に、更に優
先度の高い同一レベルへの割込み要因が発生して
いないかどうかをメイン・プロセツサが早く認識
して、優先度の高い割込みがない場合のサブ・プ
ロセツサに対するサービスを早くすることであ
る。
本発明は、そのための構成として、割込み要因
の頻度は高いが優先度は低い第１の割込み要因
と、割込み要求の頻度は低いが優先度は高い第２
の割込み要因との２種類を含む複数の割込み要因
と、各割込み要因毎に設けられた割込み要求の発
生を通知する割込み信号手段および割込み要因を
識別可能にする割込み表示信号と、各割込み信号
を監視し、割込み要求の発生を検出する手段と、
各割込み表示信号毎に設けられて当該信号を印加
されそれぞれの割込み信号のON／OFF状態をク
ロツクと同期して設定される複数のラツチからな
る割込み表示手段と、上記割込み要求検出手段が
割込み要求の発生を検出したときに起動され、上
記複数の割込み表示ラツチの状態を第１の割込み
要因に属する割込み表示ラツチを先にして順次的
にチエツクする割込み表示チエツク手段と、上記
第２の割込み要因に属する割込み表示信号がON
となつたとき、第１の割込み要因に属する割込み
表示信号が当該割込み表示ラツチに印加されるの
を禁止する手段とをそなえ、第１の割込み要因か
らの割込み表示信号がONとなり当該割込み表示
ラツチがON状態に設定された後、これを割込み
表示チエツク手段がチエツクして認識する前に、
第２の割込み要因からの割込み表示信号がONと
なつた場合、上記第１の割込み要因の割込み表示
ラツチをOFF状態に切替えることを特徴とする
ものである。
の頻度は高いが優先度は低い第１の割込み要因
と、割込み要求の頻度は低いが優先度は高い第２
の割込み要因との２種類を含む複数の割込み要因
と、各割込み要因毎に設けられた割込み要求の発
生を通知する割込み信号手段および割込み要因を
識別可能にする割込み表示信号と、各割込み信号
を監視し、割込み要求の発生を検出する手段と、
各割込み表示信号毎に設けられて当該信号を印加
されそれぞれの割込み信号のON／OFF状態をク
ロツクと同期して設定される複数のラツチからな
る割込み表示手段と、上記割込み要求検出手段が
割込み要求の発生を検出したときに起動され、上
記複数の割込み表示ラツチの状態を第１の割込み
要因に属する割込み表示ラツチを先にして順次的
にチエツクする割込み表示チエツク手段と、上記
第２の割込み要因に属する割込み表示信号がON
となつたとき、第１の割込み要因に属する割込み
表示信号が当該割込み表示ラツチに印加されるの
を禁止する手段とをそなえ、第１の割込み要因か
らの割込み表示信号がONとなり当該割込み表示
ラツチがON状態に設定された後、これを割込み
表示チエツク手段がチエツクして認識する前に、
第２の割込み要因からの割込み表示信号がONと
なつた場合、上記第１の割込み要因の割込み表示
ラツチをOFF状態に切替えることを特徴とする
ものである。
第３図は本発明実施例の割込み制御回路の構成
図である。図中、１はメイン・プロセツサ、２は
サブ・プロセツサ、３はORゲート、４は割込み
制御部、５は割込み表示ラツチ、６は割込み信
号、７は割込み表示信号、８は制御信号、９は
NORゲート、１０はANDゲートである。なお、
１乃至８の要素は、第１図に示してあるものと同
一機能をもつものである。
図である。図中、１はメイン・プロセツサ、２は
サブ・プロセツサ、３はORゲート、４は割込み
制御部、５は割込み表示ラツチ、６は割込み信
号、７は割込み表示信号、８は制御信号、９は
NORゲート、１０はANDゲートである。なお、
１乃至８の要素は、第１図に示してあるものと同
一機能をもつものである。
NORゲート９は、サブ・プロセツサ２からの
割込み信号を除く他の全ての割込み要因からの割
込み信号、すなわちサブ・プロセツサ２よりも優
先度の高い割込み要因からの割込み信号を入力と
し、その出力はANDゲート１０の一方の入力に
接続されている。ANDゲート１０の他方の入力
には、サブ・プロセツサ２からの割込み表示信号
が接続されている。そしてANDゲート１０の出
力は、割込み表示ラツチ５のビツトａの入力に接
続されている。このような構成により、サブ・プ
ロセツサ２の割込み表示信号は、サブ・プロセツ
サ２よりも優先度の高い割込み表示信号が存在し
ている間、ANDゲート１０において禁止され、
割込み表示ラツチ５をONに設定することができ
ない。
割込み信号を除く他の全ての割込み要因からの割
込み信号、すなわちサブ・プロセツサ２よりも優
先度の高い割込み要因からの割込み信号を入力と
し、その出力はANDゲート１０の一方の入力に
接続されている。ANDゲート１０の他方の入力
には、サブ・プロセツサ２からの割込み表示信号
が接続されている。そしてANDゲート１０の出
力は、割込み表示ラツチ５のビツトａの入力に接
続されている。このような構成により、サブ・プ
ロセツサ２の割込み表示信号は、サブ・プロセツ
サ２よりも優先度の高い割込み表示信号が存在し
ている間、ANDゲート１０において禁止され、
割込み表示ラツチ５をONに設定することができ
ない。
したがつて、割込み表示ラツチ５の各ビツト単
位を、たとえばクロツクと同期して入力信号によ
る設定が行なわれるＤタイプ・ブリツプフロツプ
などで構成することにより、サブ・プロセツサ２
の割込み要求がまず発生して、それによりラツチ
５のビツトａがONに設定された後、割込み制御
部４がこれを認識する前に、他の優先度の高い割
込み表示信号がONになつた場合には、その直後
のクロツクで、ビツトａはOFFにリセツトされ
るので、上記他の割込みを優先受付けさせること
ができる。
位を、たとえばクロツクと同期して入力信号によ
る設定が行なわれるＤタイプ・ブリツプフロツプ
などで構成することにより、サブ・プロセツサ２
の割込み要求がまず発生して、それによりラツチ
５のビツトａがONに設定された後、割込み制御
部４がこれを認識する前に、他の優先度の高い割
込み表示信号がONになつた場合には、その直後
のクロツクで、ビツトａはOFFにリセツトされ
るので、上記他の割込みを優先受付けさせること
ができる。
更に、割込み制御部４による割込み表示ラツチ
５のビツトチエツク・シーケンスを、第４図にＳ
→Ｅで示すような、ビツトａのサブ・プロセツサ
２からの割込み表示、すなわち優先度は他よりも
低いが割込み要求発生頻度が比較的高い割込み要
因を先頭に置く構成とすることにより、他の優先
度の高い割込み表示信号がONにならない限り、
ビツトａのONを最初に認識し、他方、この認識
がなされるまでの間に他の優先度の高い割込み表
示信号がONになれば、そちらを先に認識する効
率的な割込み制御が可能となる。
５のビツトチエツク・シーケンスを、第４図にＳ
→Ｅで示すような、ビツトａのサブ・プロセツサ
２からの割込み表示、すなわち優先度は他よりも
低いが割込み要求発生頻度が比較的高い割込み要
因を先頭に置く構成とすることにより、他の優先
度の高い割込み表示信号がONにならない限り、
ビツトａのONを最初に認識し、他方、この認識
がなされるまでの間に他の優先度の高い割込み表
示信号がONになれば、そちらを先に認識する効
率的な割込み制御が可能となる。
第５図は、第３図に示す実施例回路の動作を説
明するためのタイミング図である。
明するためのタイミング図である。
第５図Ａは、割込み要因ａ、すなわちサブ・プ
ロセツサ２からの割込み要求が発生した後、メイ
ン・プロセツサ１がこれを認識するまでの間に、
他の優先度の高い割込み要因ｂ，ｃ，ｄ，……の
いずれかからも割込み要求がなされなかつた場合
の動作例を示したものである。割込み表示信号ａ
は、サブ・プロセツサ２により、時間t1にONに
立上げられる。この信号は、ANDゲート１０の
出力にそのまま現われ、割込み表示ラツチ５のビ
ツトａを、クロツクCo+1のネガテイブ・エツジの
タイミングt2で、ONに設定する。ビツトａの
ON表示は、前述したように、割込み制御部４の
チエツク・シーケンスの最初に認識される。
ロセツサ２からの割込み要求が発生した後、メイ
ン・プロセツサ１がこれを認識するまでの間に、
他の優先度の高い割込み要因ｂ，ｃ，ｄ，……の
いずれかからも割込み要求がなされなかつた場合
の動作例を示したものである。割込み表示信号ａ
は、サブ・プロセツサ２により、時間t1にONに
立上げられる。この信号は、ANDゲート１０の
出力にそのまま現われ、割込み表示ラツチ５のビ
ツトａを、クロツクCo+1のネガテイブ・エツジの
タイミングt2で、ONに設定する。ビツトａの
ON表示は、前述したように、割込み制御部４の
チエツク・シーケンスの最初に認識される。
これに対して、第５図Ｂは、割込み要因ａが、
時間t1に割込み表示信号ａをONにした後、これ
が割込み制御部４により認識される前に、時間t3
において、他の優先度の高い割込み要因ｂによ
り、割込み要求が行なわれた場合、すなわちその
割込み表示信号ｂがONに立上げられたときの動
作例を示す。この場合、ANDゲート１０の出力
は、時間t1にONに立上げられた後、時間t3に
OFFに立下げられる。このため、クロツクCo+2
のネガテイブ・エツジのタイミングt4において、
割込み表示ラツチ５のビツトａはOFFにリセツ
トされ、代りにビツトｂがONに設定される。こ
こで設定されたビツトｂのON表示は、割込み制
御部４のチエツク・シーケンスにおいて、ビツト
ａのOFFの検知がなされた後に続いて、直ぐに
認識されることができる。
時間t1に割込み表示信号ａをONにした後、これ
が割込み制御部４により認識される前に、時間t3
において、他の優先度の高い割込み要因ｂによ
り、割込み要求が行なわれた場合、すなわちその
割込み表示信号ｂがONに立上げられたときの動
作例を示す。この場合、ANDゲート１０の出力
は、時間t1にONに立上げられた後、時間t3に
OFFに立下げられる。このため、クロツクCo+2
のネガテイブ・エツジのタイミングt4において、
割込み表示ラツチ５のビツトａはOFFにリセツ
トされ、代りにビツトｂがONに設定される。こ
こで設定されたビツトｂのON表示は、割込み制
御部４のチエツク・シーケンスにおいて、ビツト
ａのOFFの検知がなされた後に続いて、直ぐに
認識されることができる。
なお、割込み要因ｂの割込み処理が終了した後
は、割込み表示信号ｂおよび割込み表示ビツトｂ
はOFFにリセツトされるので、ANDゲート１０
において割込み表示信号ａは有効化される。これ
により、割込み表示ラツチ５のビツトａは、再び
ONに設定されることができ、次のチエツク・シ
ーケンスにおいて認識されたとき、メイン・プロ
セツサ１のサービスを受けることができる。
は、割込み表示信号ｂおよび割込み表示ビツトｂ
はOFFにリセツトされるので、ANDゲート１０
において割込み表示信号ａは有効化される。これ
により、割込み表示ラツチ５のビツトａは、再び
ONに設定されることができ、次のチエツク・シ
ーケンスにおいて認識されたとき、メイン・プロ
セツサ１のサービスを受けることができる。
以上のように、本発明によれば、割込み要求の
処理優先度が異なる複数の割込み要因について、
割込み要求を従来よりも効率的に受付けて処理す
ることができ、特にマルチプロセツサ等において
は、各資源の処理効率を向上させることができ
る。
処理優先度が異なる複数の割込み要因について、
割込み要求を従来よりも効率的に受付けて処理す
ることができ、特にマルチプロセツサ等において
は、各資源の処理効率を向上させることができ
る。
第１図は従来方式の割込み制御部の構成図、第
２図はその割込み表示ラツチのチエツク・シーケ
ンスの説明図、第３図は本発明実施例の構成図、
第４図はその割込み表示ラツチのチエツク・シー
ケンスの説明図、第５図は動作タイミング図であ
る。 図中、１はメイン・プロセツサ、２はサブ・プ
ロセツサ、３はORゲート、４は割込み制御部、
５は割込み表示ラツチ、６は割込み信号、７は割
込み表示信号、９はNORゲート、１０はANDゲ
ートを表わす。
２図はその割込み表示ラツチのチエツク・シーケ
ンスの説明図、第３図は本発明実施例の構成図、
第４図はその割込み表示ラツチのチエツク・シー
ケンスの説明図、第５図は動作タイミング図であ
る。 図中、１はメイン・プロセツサ、２はサブ・プ
ロセツサ、３はORゲート、４は割込み制御部、
５は割込み表示ラツチ、６は割込み信号、７は割
込み表示信号、９はNORゲート、１０はANDゲ
ートを表わす。
Claims (1)
- １ 割込み要求の頻度は高いが優先度は低い第１
の割込み要因と、割込み要求の頻度は低いが優先
度は高い第２の割込み要因との２種類を含む複数
の割込み要因と、各割込み要因毎に設けられた割
込み要求の発生を通知する割込み信号手段および
割込み要因を識別可能にする割込み表示信号と、
各割込み信号を監視し、割込み要求の発生を検出
する手段と、各割込み表示信号毎に設けられて当
該信号を印加されそれぞれの割込み信号のON／
OFF状態をクロツクと同期して設定される複数
のラツチからなる割込み表示手段と、上記割込み
要求検出手段が割込み要求の発生を検出したとき
に起動され、上記複数の割込み表示ラツチの状態
を第１の割込み要因に属する割込み表示ラツチを
先にして順次的にチエツクする割込み表示チエツ
ク手段と、上記第２の割込み要因に属する割込み
表示信号がONとなつたとき、第１の割込み要因
に属する割込み表示信号が当該割込み表示ラツチ
に印加されるのを禁止する手段とをそなえ、第１
の割込み要因からの割込み表示信号がONとなり
当該割込み表示ラツチがON状態に設定された
後、これを割込み表示チエツク手段がチエツクし
て認識する前に、第２の割込み要因からの割込み
表示信号がONとなつた場合、上記第１の割込み
要因の割込み表示ラツチをOFF状態に切替える
ことを特徴とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17155182A JPS5960649A (ja) | 1982-09-30 | 1982-09-30 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17155182A JPS5960649A (ja) | 1982-09-30 | 1982-09-30 | 割込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960649A JPS5960649A (ja) | 1984-04-06 |
| JPH022174B2 true JPH022174B2 (ja) | 1990-01-17 |
Family
ID=15925222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17155182A Granted JPS5960649A (ja) | 1982-09-30 | 1982-09-30 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960649A (ja) |
-
1982
- 1982-09-30 JP JP17155182A patent/JPS5960649A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5960649A (ja) | 1984-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7200701B2 (en) | System and method for processing system management interrupts in a multiple processor system | |
| US7043729B2 (en) | Reducing interrupt latency while polling | |
| JPH0454255B2 (ja) | ||
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| US7689749B2 (en) | Interrupt control function adapted to control the execution of interrupt requests of differing criticality | |
| US7721024B2 (en) | System and method for exiting from an interrupt mode in a multiple processor system | |
| JPH022174B2 (ja) | ||
| JPS6336023B2 (ja) | ||
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| CN121455646B (zh) | 中断处理方法、芯片、电子设备、介质及产品 | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| US12411704B2 (en) | Efficient central processing unit overcommit for virtual machines with symmetric multi-processing | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPH05282256A (ja) | プロセッサ間メッセージ通信方法 | |
| JPS6159545A (ja) | 情報処理装置のインタフエ−ス障害検出方式 | |
| JPH04270441A (ja) | データ処理装置 | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH04106637A (ja) | ストール検出回路 | |
| JPH0149975B2 (ja) | ||
| JPH02100173A (ja) | ベクトル処理装置 | |
| JPS6160161A (ja) | マルチプロセツサシステム |