JPH022177A - 浮遊ゲート付電界効果型トランジスタ - Google Patents
浮遊ゲート付電界効果型トランジスタInfo
- Publication number
- JPH022177A JPH022177A JP63147167A JP14716788A JPH022177A JP H022177 A JPH022177 A JP H022177A JP 63147167 A JP63147167 A JP 63147167A JP 14716788 A JP14716788 A JP 14716788A JP H022177 A JPH022177 A JP H022177A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- floating gate
- channel
- floating
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A)産業上の利用分野
本発明は電界効果型トランジスタに関するものである。
このトランジスタ(以下単にFETという)は、バイポ
ーラ・トランジスタと比べてベース電流ではなく、ゲー
ト電圧によりその出力電流を制御するものであり効率が
良く、近年、スイッチング用。
ーラ・トランジスタと比べてベース電流ではなく、ゲー
ト電圧によりその出力電流を制御するものであり効率が
良く、近年、スイッチング用。
インバータ駆動用等、高速性を要求される応用分野に利
用されている。例えばスイッチング・レギュレータの主
スイツチング素子として、又、PWMインバータ回路の
主駆動部として効率の良いドライバーとして利用されて
きている。
用されている。例えばスイッチング・レギュレータの主
スイツチング素子として、又、PWMインバータ回路の
主駆動部として効率の良いドライバーとして利用されて
きている。
B)従来の技術
従来のエンハンスメント型パワーモスFETのN−ch
O例を第2図に示す。
O例を第2図に示す。
第2図に示す如く、従来は固定ゲートPGのみであり、
その表面に近いチャネルF部をイオンインプランテーシ
ョン技術等により補償し、チャネル濃度(Pch)を低
く形成している。このチャネル濃度(Pch)を低くす
る事によりチャネルFのゲート電圧に対する感度を向上
させ、高出力を得ていたものである。その感度はチャネ
ル濃度(Pch)の(Pch) に略比例して感度が
上昇する。
その表面に近いチャネルF部をイオンインプランテーシ
ョン技術等により補償し、チャネル濃度(Pch)を低
く形成している。このチャネル濃度(Pch)を低くす
る事によりチャネルFのゲート電圧に対する感度を向上
させ、高出力を得ていたものである。その感度はチャネ
ル濃度(Pch)の(Pch) に略比例して感度が
上昇する。
なお、図において、S <−>はソース端子、D(+)
はドレイン端子、Gはゲート端子、Aはゲート電極、B
はソース電極、Cはパシベーション膜、Eはn+のソー
ス領域を示している。
はドレイン端子、Gはゲート端子、Aはゲート電極、B
はソース電極、Cはパシベーション膜、Eはn+のソー
ス領域を示している。
C)発明が解決しようとする課題
ところが、従来法では固定のゲート濃度(PG)からチ
ャンネル濃度(Pch)へ補償するもので、Pに)Pc
hであるのでPchへの補償の制御が難かしく、Pch
濃度のばらつきの為、ゲート・スレシホールド電圧やオ
ン抵抗(RO5ON)のばらつきも大きく、そして出力
電流のばらつきも大きかった。
ャンネル濃度(Pch)へ補償するもので、Pに)Pc
hであるのでPchへの補償の制御が難かしく、Pch
濃度のばらつきの為、ゲート・スレシホールド電圧やオ
ン抵抗(RO5ON)のばらつきも大きく、そして出力
電流のばらつきも大きかった。
この様にして、従来法では製造上のランク分けも必要と
なり、必要な出力も狙い打ちし難かった。
なり、必要な出力も狙い打ちし難かった。
又、応答速度も、ゲート濃度(PG)がチャンネル濃度
(Pch)と独立に濃くできなかった為、制御が難かし
かったものである。
(Pch)と独立に濃くできなかった為、制御が難かし
かったものである。
本発明は、この様な従来技術の欠点に鑑みて行なわれた
ものであり、ゲート・スレシホールド電圧をそろえオン
抵抗を低くするとともに、出力電流をも狙いどおりそろ
え生産性を向上させ、固定ゲート濃度の濃さによる高速
性をも保償するものである。又、浮遊ゲートによる高感
度の為、光を直接ゲートに導入する事によっても駆動可
能としたものである。
ものであり、ゲート・スレシホールド電圧をそろえオン
抵抗を低くするとともに、出力電流をも狙いどおりそろ
え生産性を向上させ、固定ゲート濃度の濃さによる高速
性をも保償するものである。又、浮遊ゲートによる高感
度の為、光を直接ゲートに導入する事によっても駆動可
能としたものである。
D)課題を解決する為の手段
そこで、本発明ではゲート・チャネル部をゲートに補償
してチャネルを形成するのではなく、固定ゲートPGと
浮遊ゲー1−Pの間に、ゲートとは反対極性の低濃度層
N−を例えばエピタキシャル成長法等で積み上げて両者
を分離し、浮遊ゲート側をチャンネル側として浮遊ゲー
)Pの感度の高さを利用して高感度なゲート駆動FET
とするものである。
してチャネルを形成するのではなく、固定ゲートPGと
浮遊ゲー1−Pの間に、ゲートとは反対極性の低濃度層
N−を例えばエピタキシャル成長法等で積み上げて両者
を分離し、浮遊ゲート側をチャンネル側として浮遊ゲー
)Pの感度の高さを利用して高感度なゲート駆動FET
とするものである。
あるいは同FETの浮遊ゲートP部に光を入射させ、光
電流により浮遊ゲートの電位を変化させる事で、光直接
駆動を可能とした光駆動型FETとして構成するもので
ある。
電流により浮遊ゲートの電位を変化させる事で、光直接
駆動を可能とした光駆動型FETとして構成するもので
ある。
ここで、もちろん浮遊ゲートPと固定ゲートPG利用し
て耐圧を保持する為のものであり、2dよりは狭くとら
れる。
て耐圧を保持する為のものであり、2dよりは狭くとら
れる。
E)作用
上記構成で、浮遊ゲートPの電位の変化に伴ないチャネ
ルを形成させるのであるが、浮遊ゲートPが固定ゲ−)
PGとつながっておらぬ為、スレシホールド電圧は低く
、従って出力電流も取り易い感度の高いものとなる。又
、チャンネル部の低濃度層N−の制御力の良さから秀れ
た制御性を示すものが得られる。
ルを形成させるのであるが、浮遊ゲートPが固定ゲ−)
PGとつながっておらぬ為、スレシホールド電圧は低く
、従って出力電流も取り易い感度の高いものとなる。又
、チャンネル部の低濃度層N−の制御力の良さから秀れ
た制御性を示すものが得られる。
F)実施例
第1図に本発明の一実施例としてN−ch型の場合の一
例を示す。形状についてはT−MOS型で示すが、これ
に限るものではなく、V −MOSその他の形状であっ
ても良い。本例では光駆動型を示す。
例を示す。形状についてはT−MOS型で示すが、これ
に限るものではなく、V −MOSその他の形状であっ
ても良い。本例では光駆動型を示す。
ゲート駆動型の場合は、浮遊ゲートPK対応してゲート
電極Aを形成すればよい。
電極Aを形成すればよい。
第1図において、第2図と同一機能を有するものは同一
符号を付して示している。なお、パシベーション膜Cは
光駆動型であるので、ここでは光透過が可能なもので形
成している。又、第1図で明示すれる如く、エンハンス
メント型のパワーモスFETにおいて、そのゲートをチ
ャンネル下部において、ゲートとは反対極性の低濃度層
N−を介して固定ゲートPGと浮遊ゲートPK分離して
いる。この分離には前述した様に、低濃度層N−のエピ
タキシャル成長法による積み上げにより行うことができ
る。両者間の距離は空乏層dの2倍以下である。
符号を付して示している。なお、パシベーション膜Cは
光駆動型であるので、ここでは光透過が可能なもので形
成している。又、第1図で明示すれる如く、エンハンス
メント型のパワーモスFETにおいて、そのゲートをチ
ャンネル下部において、ゲートとは反対極性の低濃度層
N−を介して固定ゲートPGと浮遊ゲートPK分離して
いる。この分離には前述した様に、低濃度層N−のエピ
タキシャル成長法による積み上げにより行うことができ
る。両者間の距離は空乏層dの2倍以下である。
上記において入射光Xがあった場合を考える。
先ず、外部よりエネルギー丸νの光が浮遊ゲートPを通
じて入射し、室孔・正孔ベアーを作る。
じて入射し、室孔・正孔ベアーを作る。
電子はドレイン(D)側へ流出し、正孔は一部固定ゲー
トPCへ、又、一部浮遊ゲートPへと流れ、光電流(
lop)を生じる。
トPCへ、又、一部浮遊ゲートPへと流れ、光電流(
lop)を生じる。
光電流(lop)は浮遊ゲートPに到り、浮遊ゲートP
K正孔を蓄積すると同時に浮遊ゲートPの電位を上げ、
チャネルを形成せしむる。
K正孔を蓄積すると同時に浮遊ゲートPの電位を上げ、
チャネルを形成せしむる。
するとn十型のソース領域Eがら電子電流が流れチャネ
ル下を通してドレイン(N−)へと流れ出る。この時、
一部はチャネル内で正孔とりフンピネーションする。そ
してドレイン(N−)へと流れ出た電子電流(IE)は
増倍され、ドレイン電流IDとなってドレイン電極D
(+) K到達する。
ル下を通してドレイン(N−)へと流れ出る。この時、
一部はチャネル内で正孔とりフンピネーションする。そ
してドレイン(N−)へと流れ出た電子電流(IE)は
増倍され、ドレイン電流IDとなってドレイン電極D
(+) K到達する。
この様にして出力電流10を得る。
そして、入射光Xを遮断すれば光電流(top)は停止
し、チャネル内では電子・正孔対のリコンビネーション
に伴なって、浮遊ゲートPとN−間の拡散電位Vdは急
速に回復し、それに伴ないドレイン電流も停止する。従
って浮遊ゲート濃度(P)が濃い程応答は速い。ここで
、通常のパワー・モスFETではチャネルPchとゲー
)PGが連続であり、しかも、ソース電極Bに継がって
いるので感度は低いが、本FETでは浮遊ゲー)PはN
−により隔てているので感度は高い。
し、チャネル内では電子・正孔対のリコンビネーション
に伴なって、浮遊ゲートPとN−間の拡散電位Vdは急
速に回復し、それに伴ないドレイン電流も停止する。従
って浮遊ゲート濃度(P)が濃い程応答は速い。ここで
、通常のパワー・モスFETではチャネルPchとゲー
)PGが連続であり、しかも、ソース電極Bに継がって
いるので感度は低いが、本FETでは浮遊ゲー)PはN
−により隔てているので感度は高い。
本例によれば、下記の利点がある。
(i)浮遊ゲー)Pを設けた事によるスレシホールド電
圧の低さ・感度の良さ。
圧の低さ・感度の良さ。
(11)これらの感度・スレシホールド電圧が低濃度層
N−の制御力の良さから均一化し易くランク分は範囲が
狭い。
N−の制御力の良さから均一化し易くランク分は範囲が
狭い。
(iii) 当然感度の良さはオン抵抗の低さに到る
。
。
(1■)そして、ゲート濃度(Pc、P)がN−と独立
に取れる事より高濃度にでき、ゲート内の少数キャリア
のりコンビネーションタイムを短かくし応答を速くでき
る。
に取れる事より高濃度にでき、ゲート内の少数キャリア
のりコンビネーションタイムを短かくし応答を速くでき
る。
(V) 又、耐圧もチャネル長の範囲で保つ事が可能
である。
である。
(vi)そして、感度の高さから、ゲート電圧駆動法だ
けでなく、ゲートに光導入窓を具備し光直接駆動をも行
なえる。
けでなく、ゲートに光導入窓を具備し光直接駆動をも行
なえる。
(V+D 更に、固定ゲー)Pににフリーホイル・ダ
イオードを付けた場合にはドレイン・ソース間の逆バイ
アスから保護する事も可能となる。
イオードを付けた場合にはドレイン・ソース間の逆バイ
アスから保護する事も可能となる。
なお、本発明はN−ch型に限るものではなく、相補的
にP−ch型とする事も可能である。又、これらFET
はモスIC用として用いる事も可能である。
にP−ch型とする事も可能である。又、これらFET
はモスIC用として用いる事も可能である。
F)発明の効果
以上本発明によれば、電気特性上のばらつきが少なく、
かつ生産性を向上させる等、種々の利点を有する有用な
電界効果型トランジスタが提供できる。
かつ生産性を向上させる等、種々の利点を有する有用な
電界効果型トランジスタが提供できる。
第1図は本発明の一実施例を示す要部断面図、第2図は
従来例を示す要部断面図である。 !’G・・・固定ゲート、P・・・浮遊ゲート、F・・
・チャンネル、N−・・・低濃度層。
従来例を示す要部断面図である。 !’G・・・固定ゲート、P・・・浮遊ゲート、F・・
・チャンネル、N−・・・低濃度層。
Claims (1)
- 1、エンハンスメント型の電界効果型トランジスタにお
いて、そのゲートをチャンネル部において、ゲートとは
反対極性の低濃度層を介して固定ゲートと浮遊ゲートに
分離してなることを特徴とする浮遊ゲート付電界効果型
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147167A JPH022177A (ja) | 1988-06-14 | 1988-06-14 | 浮遊ゲート付電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147167A JPH022177A (ja) | 1988-06-14 | 1988-06-14 | 浮遊ゲート付電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022177A true JPH022177A (ja) | 1990-01-08 |
Family
ID=15424100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63147167A Pending JPH022177A (ja) | 1988-06-14 | 1988-06-14 | 浮遊ゲート付電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022177A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536048A (ja) * | 2002-08-13 | 2005-11-24 | ジェネラル・セミコンダクター・インコーポレーテッド | プログラム可能なしきい値電圧を有するdmos装置 |
-
1988
- 1988-06-14 JP JP63147167A patent/JPH022177A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536048A (ja) * | 2002-08-13 | 2005-11-24 | ジェネラル・セミコンダクター・インコーポレーテッド | プログラム可能なしきい値電圧を有するdmos装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760440A (en) | Back-source MOSFET | |
| US4746960A (en) | Vertical depletion-mode j-MOSFET | |
| US5023678A (en) | High power MOSFET and integrated control circuit therefor for high-side switch application | |
| US4866495A (en) | High power MOSFET and integrated control circuit therefor for high-side switch application | |
| US5070377A (en) | Semiconductor device and method of manufacturing the same | |
| US5910664A (en) | Emitter-switched transistor structures | |
| EP0827210A3 (en) | Thin-film transistor and fabrication method thereof | |
| US4694313A (en) | Conductivity modulated semiconductor structure | |
| JPH01198076A (ja) | 半導体装置 | |
| JPH0548111A (ja) | 半導体装置およびその製造方法 | |
| US6940126B2 (en) | Field-effect-controllable semiconductor component and method for producing the semiconductor component | |
| JPH022177A (ja) | 浮遊ゲート付電界効果型トランジスタ | |
| US4935799A (en) | Composite semiconductor device | |
| JPS6211017Y2 (ja) | ||
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JPH0217940B2 (ja) | ||
| JPS6233757B2 (ja) | ||
| JPS6384069A (ja) | 半導体装置 | |
| JPS6053078A (ja) | 半導体装置 | |
| JPS62101077A (ja) | 縦型絶縁ゲ−ト形電界効果半導体装置 | |
| JPH0449268B2 (ja) | ||
| JPH0354477B2 (ja) | ||
| JPH0695532B2 (ja) | 半導体装置 | |
| JPS6286862A (ja) | 電荷転送デバイス | |
| JPH03263376A (ja) | 電界効果型半導体装置 |