JPS6286862A - 電荷転送デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電荷転送デバイスに関し、特に各セルの一部の
半導体表面に反転層が含まれ、その反転層の仮想電極と
しての働きによりセル領域をゲート誘導のポテンシャル
変化から防護するようにした埋め込みチャネル型単相電
荷転送デバイス（ｃａｎ）に関するものである。

背景技術 単相ＧＣＤは、例えばＣＣＤの信号チャネル上に連続的
な導体ゲート層を設けたものが知られている。この単相
ＣＯＤは表面チャネル装置、すなわち半導体表面を信号
電荷パケットが移動するようにしたＣＯＤである。この
ような単相ＣＣＤは通常の多相ＣＯＤに比較して信号処
理能力が小さく、大振幅のクロックパルスを必要とする
欠点がある。

また、埋め込みチャネル型ＣＣＤは、半導体薄層内の誘
導チャネルの中で可動電荷の蓄積および転送が行われる
。一般の表面移動型ＣＯＤでは通常、酸化物とシリコン
の間の界面でトラッピング効果が生じるが、埋め込みチ
ャネル型ＣＣＤではこのトラッピング効果を防ぐことが
できるため、電荷転送効率が向上する。また、界面にお
けるキャリア分散がなくなるため、電荷転送効率も高め
られる。その結果、従来より高い周波数での動作が可能
である。

このような埋め込みチャネル型の単相ＣＣＤとしてｖｐ
−ｃａｎ　（バーチセルフエイズＣＣＤ）がある。これ
は例えば、多重セル型信号チャネルに含まれる各セルが
４つの領域ｌｌｌｌ１１■を有し、これらの領域内には
、半導体表面から適切な深さまで不純物の打込みまたは
拡散が行われ、各領域の不純物分布はそれぞれ異ってい
る。少なくとも領域工■の上面にはゲート電極が設けら
れ、各領域固有の不純物分布によって、ゲートオン時、
ゲートオフ時の各領域内発生最大ポテンシャルが決定さ
れる。

領域■■の半導体表面には反転層が設けられ、この反転
層によって領域■■がゲート電極に印加された電圧によ
るポテンシャル変化から防護され、ゲート電極に印加さ
れる電圧のオン、オフによりポテンシャルが変化しない
、したがって、ゲート電極に単相のクロック信号を印加
することにより領域■■のポテンシャル最大値は領域■
■の固定的ポテンシャル最大値を基準として反復的に上
下する。そして両方のゲート状態において領域Ｈのポテ
ンシャル最大値が領域Ｉより高く、領域■のポテンシャ
ル最大値が領域■より高く保たれているから、電荷移動
の方向性が得られる。

このようなりｐ−ｃａｎは撮像素子として用いる場合、
従来のＦＴ−ＣＣ，Ｄのように半導体層の全面を電荷転
送用のポリシリコン電極により被覆しているものとは異
なり、領域ＩＩＩのみをポリシリコン電極により被覆す
ればよいから入射光に対−ｒる感度が良い。しかし、少
なくとも受光部の半分の領域■■がポリシリコン電極に
より被覆されているため１この部分から入射する光の感
度、特に青色光の感度が低い欠点があった。

この欠点を解消するものとして、領域ＩＬＴにｐｎ接合
ダイオードを接触させ、ｐｎ接合ダイオードに電圧を印
加してゲート電極として使用するものが考えられる。こ
のような構成とすれば、領域ＩＩＩをポリシリコン電極
により被覆しないので、この部分から入射する光の感度
を向上させることができる。しかし、ｐｎ接合ダイオー
ドを電荷転送電極としているため、電極の抵抗が大きく
なり、高速の転送ができない欠点がある。また、素子分
離領域にも光が入射するため、色分離が低下する欠点も
ある。

目　　　的 本発明はこのような従来技術の欠点を解消し。

撮像素子として用いる場合に、入射光に対する感度が良
く、シかも高速で駆動することのできる埋め込みチャネ
ル型の単相電荷転送デバイスを提供することを目的とす
る。

発明の開示 本発明によれば、−伝導型の半導体基板の一部の主表面
に、複数のセルを含む逆伝導型の埋め込みチャネルを有
し、各セルの一部の半導体表面に形成された反転層によ
って、ゲート誘導によるポテンシャル変化から各セルの
一部が選択的に防護されている電荷転送デバイスは、各
セルの表面にＰ型伝導性の領域およびｎ型伝導性の領域
により形成されるダイオードを有するとともに、素子分
離領域に配設されダイオードに接続された電極を有し、
電極を通してダイオードに電荷転送用の電圧が印加され
るものである。

実施例の説明 次に添付図面を参照して本発明による電荷転送デバイス
の実施例を詳細に説明する。

第１図に本発明による電荷転送デバイスのチャネル方向
の断面の一例とその断面に対して垂直な断面が示されて
いる。

ｐ型シリコンの基板２に形成されたｎ型領域４によりｎ
型のＣＣＤチャネルが形成されている。複数のセルが互
いに分離された状態でチャネルの長手方向に伸びており
、各セルは４つの領域Ｉ■■■を有している。ｎ型チャ
ネルを形成するｎ型領域４は後述するように４つの領域
ｒｎｍｒｖごとにそれぞれ異なった量の不純物（ドナー
〕が打ち込まれている。ｎ型領域４の上部にはｐ型領域
６が４つの領域ＩＵｍｌＶに一様に形成されている。こ
のｐ５領域６は領域Ｉ［１１’Ｖにおいては、ゲート誘
導によるボテンシャル変化を受けないようにするための
遮蔽効果を持つ仮想電極として機謝する。Ｐ型領域６の
厚さは０．１５〜０．７Ｂｍ、好ましくは０．２〜０．
４ｐｍとする。領域ＩＩＩおよびチャネルの長浜方向に
伸びる素子分離領域１２においては、ｐ型領域６の上部
にｎ型領域８が形成されている。このｎ型領域８の厚さ
は０．０５〜０．５ＪＬｍ好ましくは０．１〜０．２　
弘ｍとする。

領域Ｉ［１においてｎ型領域８およびＰ型領域８により
形成されるダイオードが電荷転送のためのクロックパル
スを印加するゲート電極として使用され、素子分離領域
１２のｎ型領域８を介して本実施例においてはＡＩの電
極ｌＯに接続されている。　ＡＩの電極１０は素子分離
領域１２上にチャネルの長手方向に細長く配設され、各
セルの領域工■のｎ型領域８とＭ続して形成された素子
分離領域１２上のｎ型領域８に接続され、領域Ｉｎのｐ
ｎ接合ダイオードに単相のクロックパルスを印加すると
ともに、チャネルの長手方向と直角の方向に素子分離を
行うものである。電極ｌＯはｎ型領域８よりも抵抗が小
さく、不透明な素材１例えば金属、ポリシリコンなどが
有利に使用される。

第２図（ａ）に、ＣＣＤチャネルが複数形成された本発
明の実施例の平面図が、第２図（ｂ）にｉ２図（ａ）の
Ｂ−Ｂ線断面図、第２図（Ｃ）に第２図（ａ）のＣ−Ｃ
線断面図が示されている。第２図（ｂ）はチャネルの長
手方向の断面、第２図（Ｃ）は領域Ｉの部分をチャネル
の長手方向と直角方向に切断した断面がそれぞれ示され
ている。

第１図、第２図（ａ）〜（ｃ）かられかるように、各セ
ルの領域Ｉ　ＩＩのｎ型領域８の上面および各セルの領
域ＩＩＩＩＶのＰ型領域６の上面には、　ＡＩ主電極配
設された素子分離領域１２を除き、ＳｉＯ□またはＰＳ
Ｇの絶縁ｎ９１４が設けられている。

領域ｌ１１ｆｆのｎ型チャネルのポテンシャル上限１１
１１ｔは打ち込まれたドナー不純物の雀によって決定さ
れ、固定されている。一方、領域ＴＴＩのｎ型チャネル
のポテンシャル上限値は、ｎ型領域８およびＰ型領域６
により形成されるタイオードに、Ａ１電８ｉ１０を通し
て印加されるクロックパルスによるゲートポテンシャル
と、打ち込まれたドナー不純物の量によって決定され、
可変である。これらの４つの領域の４つのポテンシャル
によって′Ｉｔ荷を転送する。

基板２のドーピング密度は、１ｘｌＯ”　〜１！１０１
６／Ｃｆｆ１３である。また、各セルのＡｌ電極１０お
よび絶縁膜１４の上面はＰＳＧなどにより形成されるパ
ッシベーション膜（図示せず）により覆われている。

第３図（ａ）に領域■■の不純物濃度分布を示す、燐の
ドーピング量は領域Ｉに対しては少量、領域Ｈに対して
は多量に行われている。硼素のドーピング量は両領域に
対して等量であり、燐のドーピングに比較して浅く打ち
込まれている。砒素のドーピング量も両領域に対して等
量であり、硼素のドーピングに比較してさらに浅く打ち
込まれている。

第３図（ｂ、ｌに領域ｍ■の不純物濃度分布を示す、燐
のドーピング量は領域ｍに対しては少量、領域■に対し
ては多量に行われている。硼素のドーピング量は両領域
に対して等量であり、燐のドーピングに比較して浅く打
ち込まれている。また、領域■に対する燐のドーピング
量は領域■に比べて多量である。

第４図（ａ）〜（ｄ）には、芋えられたゲートポテンシ
ャル条件における各セル内の４つの埋め込みチャネル領
域のそれぞれのポテンシャル状態が半導体の表面からの
距離の関数として表わされている。第４図（ａ）はゲー
トオン時（基板２に対してｐｎ接合ダイオードのｎ型半
導体側に正の比較的大きな電圧、たとえば７〜１５ポル
トを印加した状態）における領域Ｉｎのポテンシャル状
態を示す。第４図（ｂ）はゲートオン時における領域Ｉ
ＩＩＩＶのポテンシャル状態を示す。ＦＩ１１４図（Ｃ
）はゲートオフ時（ｐｎ接合ダイオードに比較的小さな
電圧。

たとえば１〜５ポルトを印加した状態）における領域Ｉ
■のポテンシャル状態を示す、第４図（ｄ）はゲートオ
フ時における領域■■のポテンシャル状態を示す。

第４図（ａ）〜（ｄ）かられかるように、ゲートオン時
には各領域のポテンシャルの最大値φ腸ａ！の間に次の
関係が成り立つ。

φｍａｘＩＩ＞　　φｍａｘＩ＞　　φｍａｘＩＶ＞　
φ１ｒａｘ　　ｍ一方、ゲートオフ時には次の関係が成
り立つ。

φｔｓａｘ■＞φｍａｘｌＩＩ＞φｍａｘＵ＞φｗａｘ
　Ｉ電荷転送は、ゲート電圧（ｐｎ接合ダイオードに印
加する電圧）がオン、オフの状態を繰り返すことにより
行われる。

第５図に各領域のポテンシャルの最大値φ麿ａｘがポテ
ンシャル井戸の階段状パターンで表されている。ゲート
オン状態の場合は、太線で示されるポテンシャル井戸パ
ターンで表され、そのパターンは領域■を始点として右
側に下がっていく４段階ポテンシャルパターンになって
おり、領域■が最低レベルになっている。一方、ゲート
オフ状態の場合は、領域Ｉを始点として右側に下がって
いく４段階ポテンシャルパターンになっている。

例えば領域Ｈに蓄積される信号電荷について考えると、
ゲートオン時には領域■のφ層ａＸが最も高くなってい
るので、電子電荷はこの領域内に閉じ込められる。ゲー
トオフになると、φ履ａｘ　ＩＩおよびφ層ａｘ　Ｉは
共に低下する。このとき領域１１１ＩＶはｐ層領域６の
反転層によってゲートポテンシャルから遮蔽されている
から、φＩＩａｘ　ｍおよびφｆｆ１ａｘ　ＩＶは一定
である。この時点で領域■のポテンシャルが領域Ｈより
も高くなるから、領域■を通って領域■に信号電荷が移
動する。ｐ層領域６は仮想電極を形成する。ゲートポテ
ンシャルを再びオン状態に引き上げると、電荷は領域■
へと流れる。このようにして電荷転送は、電極ｌＯを介
してｐｎ接合ダイオードに単一のパルスを印加すること
によって行われる。

本実施例によれば、素子分離領域１２に配設されたＡ１
電ｐｉ１０を通してクロックパルスをｐｎ接合ダイオー
ドに印加して電荷を転送するから、従来のようにクロッ
クパルスを印加するためのゲート電極を領域ＩＩＩの表
面に設ける必要がない、したがって、撮像素子として使
用する場合に入射光がゲート電極を通過することなく直
接半導体に入射するから、ゲート電極による感度の低下
を防止でき。

特に青色光の感度が向上する。

しかも、領域Ｉ　ＩＩのゲート電極として使用されるｐ
ｎ接合タイオードにＡＩの電極１０を接続しているから
、ゲート電極の抵抗が小さく、駆動周波数が高くなり、
高速の転送を行うことができる。

さらに、ＡＩの電極１０は素子分離領域１２に設けられ
ているから、素子分離領域１２に光が入射することがな
いため色分離などの素子分離も良い。

また、領域Ｉｎはｎチャネルの上面にダイオードを形成
するｐ層領域６およびｎ型領域８が形成されているから
、第３図（ａ）（Ｃ）に示すように、半導体表面に近い
浅い部分においてｐ型頭域θによりポテンシャルが小さ
くなり、さらに半導体表面に近い部分においてはｎ型領
域８により再びポテンシャルが大きくなっており、第３
図（ａ）（Ｃ）において小さな山（上に凸の曲線）とし
て示されている。したがって、このようなポテンシャル
の小さい山の部分により、領域Ｈに蓄積された過剰電荷
が隣りの絵素部にあふれる前に表面のｎ部に流れ出るた
め、プルーミングを防止することができる。

第６図には本発明の他の実施例の断面図が示されている
。この図は領域工の部分をチャネルの長子方向と直角方
向に切断した断面を示し、第２図（ｃ）に対応する。こ
の実施例においては、電極は素子分離領域１２上のｎ型
領域８に接触する部分がポリシリコンにより形成された
ポリシリコン部１６、ポリシリコン部１６の上部がＡＩ
により形成されたアルミ部１８となっている。

この実施例によれば、ｎ型領域８がたとえば０．１〜０
．２ｇｍで浅い場合にも、ポリシリコン部１６によりア
ルミ部１日からのアルミスパイクを防ぐことができる。

したがって、ＡＩの電極１０からｎ型領域８を通してｐ
型頭域６にアルミスパイクが伸びることがない。

本発明の電荷転送デバイスの製造工程の一実施例が第７
図（ａ）〜（ｇ）に示されている。

まず、第７図（ａ）に示されるような、ドーピング密度
２ｘ　１０１５／　ｃｍ３のｐ型の単結晶シリコン基板
２が使用される。このｐ型基板２の表面に酸化法によっ
て酸化層２０を所望の厚さ例えば３００オングストロー
ムに形成する。

次に第７図（ａ）に示すように酸化層２０を通してリン
（Ｐ）をエネルギ２００ｋｅＶ、線Ｍ３　Ｘ　１０１２
／ｃｍ２で打ち込む。これにより領域工のｎチャネル部
分が形成される。

次に第７図（ｂ）に示すような領域Ｈの部分が開口され
たマスク２２を形成し、酸化層２０を通してリン（Ｐ）
をエネルギ２００ｋｅＶ、線量Ｉ　Ｘ　１０１２／　０
ｍ２で打ち込む、この打ち込みと第７図（ａ）の打ち込
みにより領域■のｎチャネル部分が形成される。

さらに第７図（Ｃ）に示すような領域ｍの部分が開口さ
れたマスク２４を形成し、酸化層２０を通してリン（Ｐ
）をエネルギ２００ｋｅＶ、　ｋｓ、ｆｉｉ　３　ｘ　
１０１２／　ａｍ２で打ち込む、この打ち込みと第７図
（ａ）（ｂ）の打ち込みにより領域■のｎチャネル部分
が形成される。

さらに第７図（ｄ）に示すような領域■の部分が開口さ
れたマスク２Ｂを形成し、酸化層２０を通してリン（Ｐ
）をエネルギ２００ｋｅＶ、線量５　ｚ　１０１２／ｃ
ｍ２で打ち込む、この打ち込みと第７図（ａ）　（ｂ）
（ｃ）の打ち込みにより領域■のｎチャネル部分が形成
される。

ざらに第７図（ｅ）に示すように酸化層２０を通してｌ
ｊｌ　ｍ　（Ｂ）をエネルギ４０ｋｅＶ　、線量１ｘｌ
Ｏ１３／　０ｍ２で打ち込む。この打ち込みにより領域
ＩＩＩＩＶの仮想電極および領域ＩＩＩのｐｎ接合のｐ
型領域となるｐ型頭域６が形成される。

さらに、第７図（ｆ）に示すような領域Ｉｎおよ　。

び素子分離領域の部分が開口されたマスク２８を形成し
、酸化層２０を通して砒素（Ａｓ）をエネルギ４０ｋｅ
Ｖ　、線量１　ｘ　１０１３／　ｃｔａ２で打ち込む、
この打ち込みにより領域Ｉ　ＩＩのｐｎ接合のｎ型領域
および素子分離領域のｎ型領域となるｎ型領域８が形成
される。

なお、各不純物の打ち込み後には熱処理が行われ、打ち
込み不純物がシリコン内に適切な深さまで拡散して正し
いポテンシャル分布状態が形成される。

次に素子分離領域１２の酸化層２０を周知のエツチング
法により取り除き、第７図（ｇ）に示すようにこれによ
り露出した素子分離領域１２にＡＩの電極１０を設ける
。さらにＡＩ電極１０の上面にＰＳＧなどのパッシベー
ション膜（図示せず）を形成することにより電荷転送デ
バイスが得られる。

なお、ｎ型シリコン基板を材料としてｐ型チャネルのＣ
ＣＤを製作する場合には各極性を逆にすればよい、また
、アンチモン化インジウムやテルル化水銀カドミウムな
どの■−ｖ、ＩＩ−■化合物を含む半導体を使用しても
よい。

肱−１ 本発明によれば、素子分離領域に配設された電極を通し
てクロックパルスをｐｎ接合ダイオードに印加して電荷
を転送するから、従来のようにクロックパルスを印加す
るためのゲート電極を半導体表面に設ける必要がない、
したがって、撮像素子として使用する場合に入射光がゲ
ート電極を通過することなく直接半導体に入射するから
、ゲート電極による感度の低下を防止でき、特に青色光
の感度が向上する。

しかも、ゲート電極として使用されるｐｎ接合ダイオー
ドに電極を接続しているから、ゲート電極の抵抗が小さ
く、駆動周波数が高くなり、高速の転送を行うことがで
きる。

さらに、電極は素子分離領域に設けられているから、素
子分離領域に光が入射することがないため色分離などの
素子分離も良い。

また、ｐｎ接合ダイオードによりポテンシャルの山、す
なわち縦型オーバーフロードレイン構造を形成している
から、ブルーミングを防止することができる。

【図面の簡単な説明】

第１図は本発明による電荷転送デバイスの一実施例を示
す断面斜視図、 第２図（ａ）は本発明による電荷転送デバイスの−実施
例を示す平面図、 第２図（ｂ）は第２図（ａ）のＢ−Ｂ線断面図、７ＪＳ
Ｚ図（Ｃ）は第２図（ａ）のＣ−Ｃ線断面図、第３図（
ａ）は領域工■の不純物濃度分布を示すグラフ、 第３図（ｂ）は領域ｍ■の不純物濃度分布を示すグラフ
、 第４図（ａ）はゲートオン時における領域Ｉｎのポテン
シャル状態を示すグラフ、 第４図（ｂ）はゲートオン時における領域■■のポテン
シャル状態を示すグラフ、 第４図（Ｃ）はゲートオフ時における領域工■のポテン
シャル状態を示すグラフ。 第４図（ｄ）はゲートオフ時における領域■■のポテン
シャル状態を示すグラフ、 第５図は各領域のポテンシャル井戸を示すグラフ、 第６図は本発明による電荷転送デバイスの他の実施例を
示す断面図、 ＄７１１ｎＣａ）　　〜　（ｇ）　　はｆｆ１ｌｌＮ、
　　ｉ２　　図（ａ）　　〜　ＣＣ）に示す電荷転送デ
バイスの製造工程を示す図である。 一部分の符号の説明 ２６０．基板 ４・１．ｎ型領域 ８　、、、Ｐ型領域 ８　、、、ｎ型領域 １０、、、電極 １１、、素子分離領域 １４、、、絶縁膜 特許出願人　富士写真フィルム株式会社代　　理　　人
　　香取　　孝雄 丸山隆夫 晃ン１凹 ＆２　　閉　（０ン 纂２図（ｂ） 爲２図（ｃ） 尾４１２１ ｒＱ）　　　　　　　　　　　　　　　　　　　（Ｃ）
（ｂ　）　　　　　　　　　　　　　（ｄ　）７　　　
　　　　　　　　　　　　　　　　　　　ｖ第３図（ｂ
） ０　　　　　　　　　　　　　　］采で菓７図 第７閏 （ｅ）

Claims (1)

1. 【特許請求の範囲】 １、一伝導型の半導体基板の一方の主表面に、複数のセ
   ルを含む逆伝導型の埋め込みチャネルを有し、該各セル
   の一部の半導体表面に形成された反転層によって、ゲー
   ト誘導によるポテンシャル変化から各セルの一部が選択
   的に防護されている電荷転送デバイスにおいて、該デバ
   イスは、 前記各セルの表面にｐ型伝導性の領域およびｎ型伝導性
   の領域により形成されるダイオードを有するとともに、
   素子分離領域に配設され該ダイオードに接続された電極
   を有し、該電極を通して前記ダイオードに電荷転送用の
   電圧が印加されることを特徴とする電荷転送デバイス。 ２、特許請求の範囲第１項記載のデバイスにおいて、前
   記ダイオードは、前記各セルの防護されていない表面に
   形成され、該ダイオードのうち前記チャネルと逆極性の
   領域が前記反転層と連続して形成されていることを特徴
   とする電荷転送デバイス。 ３、特許請求の範囲第１項記載のデバイスにおいて、前
   記半導体基板がｐ型シリコンであり、前記埋め込みチャ
   ネルがｎ型伝導性を示すことを特徴とする電荷転送デバ
   イス。 ４、特許請求の範囲第１項記載のデバイスにおいて、各
   セルに不純物濃度の異なる４つの領域が含まれ、前記反
   転層によって第３領域と第４領域のみが選択的に防護さ
   れることを特徴とする電荷転送デバイス。 ５、特許請求の範囲第１項記載のデバイスにおいて、前
   記電極が金属であることを特徴とする電荷転送デバイス
   。